CS254614B1

CS254614B1 - Multi-Input Analog-to-Digital Converter with Program Zero Compensation and Conversion Constant Setting

Info

Publication number: CS254614B1
Application number: CS863754A
Authority: CS
Inventors: Miroslav Burian; Milan Cervencl; Jaroslav Krejci; Jan Pivonka
Original assignee: Miroslav Burian; Milan Cervencl; Jaroslav Krejci; Jan Pivonka
Priority date: 1986-05-22
Filing date: 1986-05-22
Publication date: 1988-01-15
Also published as: CS375486A1

Abstract

Řešení se týká zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, použitelného zejména pro počítačové řízení progresivních technologií tepelného zpracování, kde je důležité dodržovat definovaný průběh tepelného procesu a je zde vysoká úroveň průmyslového rušení. Podstatou zapojení je, že měřicími vstupy zapojení jsou vstupy multiplexoru, jehož další vstupy jsou spojeny s výstupy zdroje normálových napětí, přičemž adresovací vstupy multiplexoru jsou spojeny se vstupními obvody počítače přes pamět adresy kanálu, zatímco výstup multiplexoru je spojen s integračním vstupem integračního zesilovače, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje proudu, zatímco výstup integračního zesilovače je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu, jehož synchronizační vstup je spojen s hodinovým vstupem bloku programovatelných čítačů, přičemž klíčovací výstup synchronizovaného rozhodovacího členu je spojen s řídicím vstupem klíčovaného zdroje proudu, přičemž měřicí výstup rozhodovacího členu je spojen se vstupními obvody počítače přes blok programovatelných čítačů.The solution concerns the connection of a multi-input analog-to-digital converter with program zero compensation and setting of the conversion constant, applicable especially for computer control of progressive heat treatment technologies, where it is important to maintain a defined course of the thermal process and there is a high level of industrial interference. The essence of the connection is that the measuring inputs of the connection are the inputs of a multiplexer, whose other inputs are connected to the outputs of the normal voltage source, while the addressing inputs of the multiplexer are connected to the input circuits of the computer via the channel address memory, while the output of the multiplexer is connected to the integration input of the integration amplifier, whose drain input is connected to the output of the keyed current source, while the output of the integration amplifier is connected to the decision input of the synchronized decision element, whose synchronization input is connected to the clock input of the programmable counter block, while the keying output of the synchronized decision element is connected to the control input of the keyed current source, while the measuring output of the decision element is connected to the input circuits of the computer via the programmable counter block.

Description

Vynález se týká zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, použitelného zejména pro počítačové řízení progresivních technologií tepelného zpracování, kde je důležité dodržovat definovaný průběh tepelného procesu a je zde vysoká úroveň průmyslového rušení.The present invention relates to a multi-input analog-to-digital converter with programmed zero offset and conversion constant setting, particularly useful for computerized control of advanced heat treatment technologies where it is important to maintain a defined thermal process and a high level of industrial interference.

V současné době jsou pro počítačové řídicí systémy používány přímé analogově číslicové převodníky nebo převodníky s mezipřevodem na frekvenci pulsů, případně na časový interval.At present, direct analogue to digital converters or converters with pulse frequency or time interval are used for computer control systems.

Tyto převodníky v běžně používané formě nejsou vhodné pro řízeni! procesu progresivních technologií tepelného a chemicko-tepelného zpracování. Většinou je zde nutné umístit převodníky’ v blízkosti měřicích čidel, přičemž samotný mikropočítač je umístěn ve vzdálenějším místě s vhodnými klimatickými podmínkami. Z hlediska průmyslového rušení je nutné provést důsledné galvanické oddělení obvodů vlastního převodníku od vstupních obvodů počítače.These converters in commonly used form are not suitable for control! process of progressive technologies of heat and chemical-heat treatment. In most cases, it is necessary to place the converters near the measuring sensors, whereby the microcomputer itself is located in a distant place with suitable climatic conditions. In terms of industrial disturbance, it is necessary to perform a consistent galvanic separation of the circuits of the actual converter from the input circuits of the computer.

V případě požadavků na vyšší přesnost, která u progresivních technologií je nutná, je zapotřebí vícebitového převodu a galvanické oddělení celého datového slova je obtížné.When higher accuracy requirements are required for progressive technologies, multi-bit conversion is required and galvanic separation of the entire data word is difficult.

Dalším nutným požadavkem na převodník je možnost zpracování více signálů z čidel o různých jmenovitých úrovních při vysoké přesnosti stability nuly a konstanty převodu. Pro použití převodníku pro účely tepelného a chemicko-tepelného zpracování materiálů nemusí být rychlost převodníků vysoká.Another necessary requirement for the converter is the possibility of processing multiple signals from sensors of different nominal levels with high accuracy of zero stability and conversion constant. For the use of the transducer for the purpose of heat and chemical-heat treatment of materials, the speed of the transducers need not be high.

Uvedení nevýhody odstraňuje zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, jehož podstatou je, že měřicími vstupy zapojení jsou vstupy multiplexoru, jehož další vstupy jsou spojeny s výstupy zdroje normálových napětí, přičemž adresovací vstupy multiplexoru jsou spojeny s výstupy paměti adresy kanálu, zatímco výstup multiplexoru je spojen s integračním vstupem integračního zesilovače, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje proudu, zatímco výstup integračního zesilovače je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu, jehož synchronizační vstup je spojen s hodinovým vstupem bloku programovatelných čítačů, přičemž klíčovací výstup vzorkovacího rozhodovacího členu je spojen s řídicím vstupem klíčovaného zdroje proudu, přičemž měřicí výstup rozhodovacího členu je spojen s měřicím vstupem bloku programovatelných čítačů a přitom datová sběrnice počítače přivedená na vstupní datovou svorku je spojena s datovou svorkou bloku programovatelných čítačů a datovou svorkou paměti adresy kanálu, a dále vstupní zápisová svorka je spojena se zápisovou svorkou bloku programovatelných čítačů a se zápisovou svorkou paměti adresy kanálu, a vstupní čtecí svorka je spojena se čtecí svorkou bloku programovatelných čítačů.This drawback eliminates the wiring of a multi-input analog-to-digital converter with programmed zero compensation and a conversion constant setting, which is based on the fact that the wiring measurement inputs are multiplexer inputs whose other inputs are connected to normal voltage source outputs. channel, while the multiplexer output is coupled to an integrating input of an integrating amplifier, the exhaust input of which is coupled to the output of a keyed power source, while the output of the integrating amplifier is coupled to a decision input of the synchronized decision member. the keying output of the sampling decision member is coupled to the control input of the keyed power source, wherein the measuring output of the decision member is coupled to the measuring m input of the programmable counter block while the computer bus connected to the input data terminal is connected to the programmable counter block data terminal and the channel address memory data terminal, and the input write terminal is connected to the programmable counter block write terminal and the channel address memory write terminal , and the input read terminal is coupled to the read terminal of the programmable counter block.

Mezi multiplexor a integrační zesilovač je možno vřadit zesilovač pro přizpůsobení napětových úrovní. Dále mezi pamět adresy kanálu a multiplexor a mezi vzorkovací rozhodovací člen a blok programovatelných čítačů je možno vložit oddělovací členy.A multiplexer and an integrating amplifier may include an amplifier to accommodate voltage levels. Furthermore, separating members may be inserted between the channel address memory and the multiplexer and between the sampling decision member and the programmable counter block.

Výhodou zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu je vysoká odolnot průmyslovému rušení, která je zajištěna umístěním převodníku v blízkosti měřicích míst a vlastni přenos informace se děje číslicově v sériovém tvaru. Odolnost proti rušení je ještě zvýšena zařazením galvanických oddělovacích členů a přenosem proudovou smyčkou.The advantage of wiring a multi-input analog-to-digital converter with program zero compensation and adjusting the conversion constant is high resistance to industrial interference, which is ensured by the location of the converter near the measuring points and the actual transmission of information happens numerically in serial form. The interference immunity is further enhanced by the inclusion of galvanic isolators and current loop transmission.

Další výhodou je automatické nastavování nuly i konstranty převodu, které umožňuje dosáhnout trvalé vysoké přesnosti měření při použití běžných konstrukčních prvků, bez nutnosti používání přesných a teplotně stabilních elementů, které jsou řádově dražší oproti běžným prvkům. Tím jsou dány i malé pořizovací náklady při dosažení velmi vysoké přesnosti. Dlouhodobou stabilitu převodníku dále zvyšuje generace řídicí frekvence převodníku a i tvorba délky měřicího intervalu ze stejného zdroje kmitočtu. Zapojení umožňuje snadné zptacovánl analogového signálu z více měřicích míst.Another advantage is the automatic adjustment of the zero and the transmission constants, which allows to achieve a consistently high measurement accuracy when using conventional components, without having to use precise and temperature-stable elements, which are considerably more expensive than conventional components. This results in low acquisition costs while achieving very high accuracy. The long-term stability of the transmitter is further enhanced by the generation of the transmitter's control frequency and the generation of the measurement interval length from the same frequency source. The wiring enables easy recovery of the analog signal from multiple measuring points.

Nový účinek zapojení spočívá v tom, že zapojení převodníku umožňuje zpracováni analogového signálu z více měřicích míst, přičemž u převodníku je průběžně programově kompenzována nula a nastavována konstanta převodu s možností nezávislého nastavováni jak konstanty převodu, tak přesností převodu pro každý měřidí kanál zvlášt mezi jednotlivými měřeními. Zapojení umožňuje snadné galvanické oddělení převodníku od vstupních obvodů počítače i při vysoké přesnosti převodu s vícebitovým datovým přenosem.The new wiring effect is that the wiring of the transmitter allows the analog signal to be processed from multiple measuring points, whereby the transmitter is continually programmed to zero and the conversion constant is set with the possibility of independently setting both conversion constant and conversion accuracy for each measurement channel separately . The wiring enables easy galvanic isolation of the converter from the input circuits of the computer even at high conversion accuracy with multi-bit data transmission.

Příkladné provedení zapojení podle vynálezu je schematicky vyznačeno na přiloženém výkrese - obr. 1. Zapojení je sestaveno tak, že vstupy 1.1 až 1 ,N bloku 2 multiplexoru jsou měřicími vstupy zapojení a referenční vstupy 1 .N+l až 1,M bloku 2 multiplexoru jsou spojeny s výstupy 2.N+l až 2.M zdroje 2 normálových napětí, přičemž adresovací vstupy ΙΑ. 1 až 1A.K multiplexoru 2 jsou spojeny s výstupy 7A. 1 až 7A.K paměti T_ adresy kanálu, zatímco výstup bloku multiplexoru 2 je spojen s integračním vstupem integračního zesilovače 2, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje 4 proudu, zatímco výstup integračního zesilovače 2 je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu 2, jehož synchronizační vstup je spojen s hodinovým výstupem bloku 2 programovatelných čítačů, přičemž klíčovací výstup vzorkovacího rozhodovacího členu 2 j^e spojen s řídicím vstupem klíčovaného zdroje 2 proudu, přičemž měřicí výstup rozhodovacího členu 2 je spojen s měřicím vstupem bloku 6 programovatelných čítačů a přitom datová sběrnice počítače přivedená na vstupní datovou svorku 12.1 je spojena s datovou svorkou 6.1 bloku 2 programovatelných čítačů a datovou svorkou 7.1 paměti J_ adresy kanálu, a dále vstupní zápisová svorka 12.2 je spojena se zápisovou svorkou 6.2 bloku 2 programovatelných čítačů a se zápisovou svorkou 7.2 paměti 2 adresy kanálu a vstupní čtecí svorka 12.3 je spojena se čtecí svorkou 6.3 bloku 6 programovatelných čítačů.An exemplary embodiment of the circuit according to the invention is shown schematically in the attached drawing - Fig. 1. The circuit is constructed such that the inputs 1.1 to 1, N of the multiplexer block 2 are the measurement inputs of the circuit and reference inputs 1 .N + 1 to 1, M they are connected to the outputs 2.N + l to 2.M of the 2 normal voltage sources, with addressing inputs ΙΑ. 1 to 1A. The multiplexer 2 is coupled to the outputs 7A. To the channel address memory T, while the output of the multiplexer block 2 is connected to the integration input of the integration amplifier 2, whose exhaust input is connected to the output of the keyed current source 4, while the output of the integration amplifier 2 is connected to the decision input of the synchronized decision member 2. whose synchronizing input is connected to the clock output of a two programmable counters, whereby the keying output sampling decision element 2 j ^e connected to the control input of a keyed source 2 stream, and measuring the output of the decision element 2 is connected to a measuring input of the block 6 programmable counters while data the computer bus connected to the input data terminal 12.1 is connected to the data terminal 6.1 of the block 2 of the programmable counters and the data terminal 7.1 of the channel address memory J, and further the input write terminal 12.2 is connected to the write terminal 6.2 of the block 2 the input address terminal 12.3 is connected to the read terminal 6.3 of the block 6 of the programmable counters.

Dunkce zapojení spočívá v tom, že signály z čidel jsou přivedeny na měřicí vstupyThe function of the wiring is that the sensor signals are connected to the measuring inputs

1.1 ač 1.N multiplexoru 2, ^na jehož další referenční vstupy 1.N+l až 1,M jsou přivedena normálová napětí. Programově je zajištěno přepínaní signálů čidel a normálových napětí pmocí adresovacích vstupů ΙΑ.1 až 1A.K, řízených přes pamět 2 adresy kanálu z datové svorky1.1 to 1.N multiplexer 2, ^to which other reference inputs 1.N + 1 to 1, M are applied normal voltages. Programmable switching of sensor signals and normal voltages via addressing inputs ΙΑ.1 to 1A.K, controlled via the memory of the channel address 2 from the data terminal

12.1 počítače a zápisové svorky 12.2 počítače.12.1 computers and writing clips 12.2 computers.

Signál vybraný multiplexorem je integrován a při dosažení definované úrovně výstupního napětí integrátoru je uveden v činnost synchronizovaný rozhodovací člen po příchodu nějbližšího synchronizačního impulsu, který je přiveden z hodinového výstupu bloku 2 programovatelných čítačů. Klíčovací výstup synchronizovaného rozhodovacího členu ovládá přes klíčovaný zdroj 4_ proudu odsávání definované velikosti náboje na integračním kondezátoru integračního zesilovače 2- Během odsáváni synchronizační impulsy přicházejí na měřicí výstup synchronizovaného rozhodovacího členu 2 ^a ea měřicí vstup bloku 2 programovatelných čítačů, kde jsou tyto impulsy počítány po definovanou dobu, jejíž velikost je odvozena od programově definovaného počtu impulsů synchronizační frekvence. Blok 2 programovatelných čítačů je programově ovládán počítačem pomocí vstupní datové svorky 12.1, vstupní zápisové svorky 12.2 a vstupní čtecí svorky 12.3.The signal selected by the multiplexer is integrated and upon reaching the defined level of the integrator output voltage, a synchronized decision member is actuated upon the arrival of the next synchronization pulse, which is supplied from the clock output of the programmable counter block 2. The keying output of the synchronized decoder controls, via the keyed current source 4, the suction of a defined charge magnitude on the integration capacitor of the integrating amplifier 2- During suction, the synchronization pulses arrive at the measuring output of the synchronized decoder 2 ^and e. the amount of time that is derived from the programmed number of pulses of the synchronization frequency. The programmable counter block 2 is programmatically controlled by a computer via an input data terminal 12.1, an input write terminal 12.2, and an input read terminal 12.3.

Programová kompenzace nuly je zajištována programově odečtením hodnoty změřené převodníkem při připojení nulově hodnoty normálového napětí na jeden z referenčních vstupů multiplexoru 2 hodnoty změřené při připojení čidla na měřicí vstup multiplexoru 2- Potom následuje připojení normálového napětí na další z referenčních vstupů multiplexoru 2 ^a programově je upravena doba impulsu, po kterou se provádí čítání synchronizačních impulsů blokem 2 programovatelných čítačů tak, aby konstanta převodu odpovídala požadované hodnotě. Přesnost měření vstupních napětí z čidel je tedy dána pouze přesností normálových napětí zdroje 2 normálových napětí a veškeré ostatní ohyby jsou automaticky kompenzovány.Program zero compensation is ensured programmatically by subtracting the value measured when connecting the transducer zero value of the normal stress on one of the reference inputs of the multiplexer 2 values measured during a measuring sensor is connected at the input of the multiplexer 2 is followed by connection of the normal stress on the other of the reference inputs of the multiplexer 2 ^and is configured programmatically the pulse time during which the synchronization pulses are counted by the block 2 of the programmable counters so that the conversion constant corresponds to the desired value. The accuracy of the input voltage measurement from the sensors is therefore determined only by the accuracy of the normal voltages of the normal voltage source 2 and all other bends are automatically compensated.

Druhé příkladné provedení podle vynálezu je schematicky vyznačeno na přiloženém výkrese - obr. 2. Zapojení podle prvního příkladu je doplněno o zesilovač 8, který je vřazen mezi multiplexor 2 ^a integrační zesilovač 2 tak, že výstup multiplexoru 2 je spojen se vstupem zesilovače 2 ^a výstup zesilovače 2 je spojen s integračním vstupem integračního zesilovače 2· Dále je zapojeni doplněno o soustavu 2 oddělovacích členů, která je vřazena mezi pamět 2 adresy kanálu a multiplexor 2 tak, že výstupy 7A.1 až 7A.K paměti 2 adresy kanálu jsou spojeny s prvním až K-tým výstupem soustavy 9 oddělovacích členů, jejíž první až K-tý výstup je spojen se vstupy ÍA.1 až 1A.K multiplexoru 2· Další oddělovací členy jsou zapojeny tak, že synchronizační vstup synchronizovaného rozhodovacího členu 2 je spojen s výstupem prvního oddělovacího členu 10, jehož vstup je spojen s hodinovým výstupem bloku 6_ programovatelných čítačů a měřicí výstup rozhodovacího členu 2 je spojen se vstupem druhého oddělovacího členu 11, jehož výstup je spojen s měřicím vstupem bloku 6 programovatelných čítačů.A second embodiment of the invention schematically shown in the enclosed drawings - Fig. 2. The circuit configuration according to the first example is completed by an amplifier 8, which is connected between the multiplexer 2 ^{and the} integrating amplifier 2 so that the output of the multiplexer 2 is connected to the input amplifier 2 ^{and the} output The amplifier 2 is connected to the integration input of the integration amplifier 2. In addition, the circuit is supplemented by a set of 2 separating members which is interposed between the channel address memory 2 and the multiplexer 2 so that the outputs 7A.1 to 7A. the first to K-th output of the decoupler assembly 9, the first to K-th output being coupled to inputs IA.1 to 1A.K to the multiplexer 2. a first decoupling member 10, the input of which is connected to the clock output of the programmable counter block 6 and measuring the output of the decision element 2 is connected with the second separation element 11, whose output is connected to the measuring input of the programmable counter 6.

Funkce zapojení je prakticky stejné jako u prvního příkladu s tím rozdílem, že zesilovač 2 přizpůsobuje výstupní napětí multiplexoru 2 jmenovitému vstupnímu napětí integračního zesilovače 2· Soustava 2 oddělovacích členů, první oddělovací člen 10 a druhý oddělovací člen 11 galvanicky oddělují vstupní obvody počítače od vlastního převodníku, což zajištuje vysokou odolnost proti průmyslovému rušení.The connection function is practically the same as in the first example, with the exception that the amplifier 2 adapts the output voltage of the multiplexer 2 to the nominal input voltage of the integration amplifier 2. The separator assembly 2, the first separator 10 and the second separator 11 galvanically isolate the computer input circuits from the converter itself which ensures high resistance to industrial interference.

Claims

1. Wiring a multi-input analog-to-digital converter with programmed zero offset and setting the conversion constant, where the multiplexer inputs are the wiring measurement inputs and the multiplexer reference inputs are connected to the normal voltage source outputs, characterized by the addressing inputs (1A.1 to 1A.K) ) of the multiplexer (1) are connected to the outputs (7A.1 to 7A.K) of the channel address memory (7), while the output of the multiplexer (1) is connected to the integration input of the integration amplifier (3), (4) current while the output of the integration amplifier (3) is coupled to the decision input of the synchronized decision member (15), whose synchronization input is coupled to the clock output of the programmable counter block (6), the keying output of the synchronized decision member (5) with the control input of the keyed power source (4); the measuring output of the synchronized decision member (5) is connected to the measuring input of the programmable counter block (6), and the computer bus converted to the input data terminal (12.1) is connected to the data terminal (6.1) of the programmable counter block (6) and data terminal (6) 7.1) the channel address memory (7), and further the input write terminal (12.2) is connected to the write terminal (6.2) of the programmable counter block (6) and the write terminal (7.2) of the channel address memory (7), and the input read terminal (7). 12.3) is connected to the read terminal (6.3) of the programmable counter block (6).

Connection according to claim 1, characterized in that the amplifier (8) is interposed between the multiplexer (1) and the integration amplifier (3) so that the multiplexer output (1) is connected to the amplifier input (8) and the amplifier output (8) it is connected to the integration input of the integration amplifier.

Connection according to claim 1 or claim 2, characterized in that the separator assembly (9) is interposed between the channel address memory (7) and the multiplexer (1) so that the memory outputs (7A.1 to 7A.K) 7) channel addresses are associated with the first to K-th input of the decoupler array (9), the first to K-th output of which is connected to the inputs (1A.1 to 1A.K) of the multiplexer (1), while the synchronized input of the synchronized decision the member (5) is connected to the output of the first decoupling member (10), the input of which is connected to the clock output of the programmable counter block (6), and the measuring output of the decision member (5) is connected to the input of the second decoupling member it is connected to the measuring input of the programmable counter block (6).