CS254258B1

CS254258B1 - Connection of the receiver acceptance function for connection to the microcomputer

Info

Publication number: CS254258B1
Application number: CS835899A
Authority: CS
Inventors: Jaroslav Bernasek
Original assignee: Jaroslav Bernasek
Priority date: 1983-08-11
Filing date: 1983-08-11
Publication date: 1988-01-15
Also published as: CS589983A1

Abstract

Řešení se týká zapojení části stykových obvodů potřebných pro připojení elektrických přístrojů na sběrnici informač-. ního měřícího systému (IMS-2). Podstata řešení spočívá v použití dvou R-S klopných obvodů, které spolu s kombinační logikou generují řídicí signály přenosu na sběrnici informačního měřícího systému (IMS-2) a signál pro spolupráci s mikropočítačem. Zapojení lze využít zejména v měřící technice.The solution concerns the connection of part of the contact circuits required for connecting electrical devices to the bus of the information measuring system (IMS-2). The essence of the solution lies in the use of two R-S flip-flops, which together with combinational logic generate control signals for transmission to the bus of the information measuring system (IMS-2) and a signal for cooperation with a microcomputer. The connection can be used mainly in measuring technology.

Description

Vynález se týká zapojení stykové funkce příjemce přejímky pro informační měřící systém (IMS-2) v přístrojích, které jsou řízeny mikropočítačem.The present invention relates to the connection of the receiver function of the receiver for the information measuring system (IMS-2) in devices which are controlled by a microcomputer.

Styková funkce příjemce přejímky (AH1) je nezbytnou součástí všech přístrojů, které mají pracovat v informačním měřícím systému (IMS-2). V přístrojích řízených mikropočítačem je připojení na sběrnici informačního měřícího systému (IMS-2) realizováno většinou pomocí speciálních integrovaných obvodů, které obsahují všechny stykové funkce. U jednodušších přístrojů jsou integrované obvody využity jen částečně. Dalšími nevýhodami uvedeného řešení jsou vysoká cena a velký příkon speciálních integrovaných obvodů.The receiver acceptance function (AH1) is an essential part of all instruments to be operated in the information measuring system (IMS-2). In devices controlled by a microcomputer, the connection to the bus of the information measuring system (IMS-2) is realized mostly by means of special integrated circuits, which contain all contact functions. With simpler devices, the ICs are only partially used. Other disadvantages of this solution are high cost and high power consumption of special integrated circuits.

Tyto nevýhody jsou odstraněny zapojením stykové funkce podle vynálezu, jehož podstata spočívá v tom, že vodič data nepřijata (NDAC) je spojen s výstupem prvního budiče, stejně jako vodič nepřipraven pro data (NRFD) je spojen s výstupem druhého budiče, přičemž první vstupy obou budičů jsou připojeny na výstup prvního dvouvstupého hradla NAND a druhý vstup prvního budiče je připojen k výstupu šestého dvouvstupého hradla NAND, podobně jako druhý vstup druhého budiče je připojen k výstupu osmého dvouvstupého hradla NAND, jehož první vstup je spojen na druhý vstup pátého dvouvstupého hradla NAND, přičemž oba vstupy jsou přes invertor připojeny na šestou vstupní svorku, která je zároveň spojena s druhým vstupem šestého hradla NAND a prvním vstupem sedmého dvouvstupého hradla NAND, jehož výstup je zapojen na první výstupní svorku a na vstup prvního třívstupého hradla NAND, které tvoří s třetím dvouvstupým hradlem NAND první R-S klopný obvod, jehož výstup je zapojen na první vstup druhého dvouvstupého hradla NAND, na jehož druhý vstup je připojena druhá vstupní svorka, která je zároveň spojena i s prvním vstupem prvního dvouvstupého hradla NAND, jehož druhý vstup je připojen na první vstupní svorku, třetí vstupní svorka je připojena na vstup třetího dvouvstupého hradla NAND v prvním R-S klopném obvodě, čtvrtá vstupní svorka je připojena na druhý vstup prvního třívstupého hradla a na druhý vstup druhého třívstupého hradla NAND ve druhém R-S obvodu, který je dále tvořen čtvrtým dvouvstupým hradlem NAND, jehož výstup je zapojen na první vstup šestého dvouvstupého hradla NAND a na první vstup pátého dvouvstupého hradla NAND, jehož výstup je spojen s prvním vstupem druhého trojvstupého hradla NAND ve druhém R-S klopném obvodu, který má druhý výstup připojen na druhý vstup sedmého dvouvstupého hradla NAND a pátá vstupní svorka je připojena k prvnímu vstupu čtvrtého dvouvstupého hradla NAND ve druhém R-S klopném obvodu.These disadvantages are overcome by the connection function of the invention, which is based on the fact that the data non-received conductor (NDAC) is connected to the output of the first driver, as well as the non-ready data conductor (NRFD) is connected to the output of the second driver. the second input of the first exciter is connected to the output of the sixth two-input NAND gate, similarly to the second input of the second exciter is connected to the output of the eighth two-input NAND gate whose first input is connected to the second input of the fifth two-input NAND gate both inputs are connected via an inverter to a sixth input terminal which is also connected to the second input of the sixth NAND gate and the first input of the seventh two-input NAND gate whose output is connected to the first output terminal and the input of the first three input NAND gate the third two-entry castle NAND edge of the first RS flip-flop, the output of which is connected to the first input of the second two-input gate NAND, to the second input is connected the second input terminal, which is also connected to the first input of the first two-input gate NAND, the second input is connected to the first input terminal , the third input terminal is connected to the input of the third two-input gate NAND in the first RS flip-flop, the fourth input terminal is connected to the second input of the first three-input gate and to the second input of the second three-input gate NAND in the second RS circuit whose output is connected to the first input of the sixth NAND gate and the first input of the fifth NAND gate whose output is connected to the first input of the second NAND triple gate in the second RS flip-flop, which has a second output connected to the second input of the seventh NAND double gate and the fifth entry The clamp is connected to the first input of the fourth NAND gate in the second R-S flip-flop.

Výhodou zapojení podle vynálezu jsou nižší cena a energetická náročnost oproti speciálním integrovaným obvodům, přičemž vlastností i programová náročnost jsou na stejné úrovni.The advantages of the circuitry according to the invention are lower cost and energy consumption compared to special integrated circuits, while the performance and program performance are on the same level.

Na výkrese je v příkladném provedení znázorněno zapojení stykové funkce příjemce přejímky (AH1).The drawing shows, in an exemplary embodiment, the connection of the receiver function of the receiver (AH1).

Vodič 31 data nepřijata (NADC) je připojen na výstup prvního budiče 12. Vodič 32 nepřipraven pro data (NRFD) je připojen na výstup druhého budiče 13. První vstupy těchto budičů jsou spojeny a připojeny na výstup prvního dvouvstupého hradla NAND 10, jehož první vstup je zapojen na první vstupní svorku 25 a druhý vstup je spojen s druhým vstupem druhého dvouvstupého hradla NAND 6 a p/ipojen na druhou vstupní svorku 23.The Data Received Data Receiver 31 (NADC) is connected to the output of the first exciter 12. The Data Ready 32 driver (NRFD) is connected to the output of the second exciter 13. The first inputs of these drivers are connected and connected to the output of the first NAND 10 double input gate. is connected to the first input terminal 25 and the second input is connected to the second input of the second two-input gate NAND 6 and / or connected to the second input terminal 23.

První vstup druhého dvouvstupého hradla NAND £ je zapojen na výstup prvního třívstupého hradla NAND 4/které tvoří s třetím dvouvstupým hradlem NAND 5^ první R-S klopný obvod. Třetí vstupní svorka 22 je připojena na vstup pátého dvouvstupého hradla NAND 2· Čtvrtá vstupní svorka 21 je připojena na druhý vstup prvního třívstupého hradla NAND £ a zároveň na třetí vstup druhého třívstupého hradla NAND 2,, které se čtvrtým dvouvstupým hradlem NAND Jk tvoří druhý R-S klopný obvod. Pátá vstupní svorka 20 je zapojena na první vstup čtvrtého dvouvstupého hradla NAND _1, jehož výstup je připojen na první vstupy pátého a šestého dvouvstupého hradla NAND .3, j). Výstup druhého třívstupého hradla NAND 2 je připojen na druhý vstup sedmého dvouvstupého hradla NAND 7., jehož výstup je zapojen na první výstupní svorku 30 a na první vstup prvního třívstupého hradla NAND 4. Šestá vstupní svorka 24 je zapojena na vstup invertoru 8 a na druhé vstupy šestého a sedmého dvouvstupého hradla NAND 9_ aThe first input of the second two-input gate NAND 4 is connected to the output of the first three-input gate NAND 4, which forms a first R-S flip-flop with the third two-input gate NAND 5. The third input terminal 22 is connected to the input of the fifth NAND 2 gate. The fourth input terminal 21 is connected to the second input of the first NAND gate 3 and at the same time to the third input of the second NAND 2 gate. flip-flop. The fifth input terminal 20 is connected to the first input of the fourth two-input gate NAND1, whose output is connected to the first inputs of the fifth and sixth two-input gate NAND3, j). The output of the second three-input gate NAND 2 is connected to the second input of the seventh two-input gate NAND 7. Its output is connected to the first output terminal 30 and to the first input of the first three-input gate NAND 4. The sixth input terminal 24 is connected to the input of inverter 8 and inputs of the sixth and seventh double-entry gate NAND 9_ a

Výstup invertoru je spojen s druhým vstupem pátého dvouvstupého hradla NAND 2 a s prvním vstupem osmého dvouvstupého hradla NAND 11, na jehož druhý vstup je připojen výstup druhého dvouvstupého hradla NAND 2· Druhý vstup prvního budiče 12 je připojen na výstup šestého dvouvstupého hradla NAND 9 a druhý vstup druhého budiče 13 je připojen k výstupu osmého dvouvstupého hradla NAND 11.The inverter output is coupled to the second input of the fifth NAND 2 gate and the first input of the eight NAND 11 gate to which the second input of the NAND 2 gate is connected. The second input of the first exciter 12 is connected to the output of the six NAND 9 gate. the input of the second exciter 13 is connected to the output of the eighth NAND 11 gate.

Po zapnutí se R-S klopné obvody nulují impulsem do úrovně L přivedeným na čtvrtou vstupní svorku 21. Jsou-li výstupní budiče 12, 13 odhradlovány úrovní L přivedenou na první vstupní svorku 25, kam je přiveden negovaný signál (ATN)nebo úrovní L přivedenou na druhou vstup ní svorku 23, kam je přiveden signál adresovaný stav posluchače (LADS) , způsobí příchod signálu data nutná (DAV) na vstupní svorku druhého dvouvstupého hradla NAND 6 změnou úrovně na L na výstupní svorce prvního dvouvstupého hradla NAND 10 a na výstupu druhého budiče 13.After switching on, the RS flip-flops are reset by a pulse to the L level applied to the fourth input terminal 21. If the output drivers 12, 13 are diverted by the L level applied to the first input terminal 25 where the negated signal (ATN) or L is applied. the input terminal 23, which receives the LADS signal, causes the DAV signal to arrive at the input terminal of the second two-input NAND 6 gate by changing the level to L at the output terminal of the first two-input NAND 10 and the output of the second driver 13 .

Mikropočítač na tuto změnu čeká a převezme data se sběrnice informačního měřícího systému (IMS-2) a vyšle puls s úrovní L na pátou vstupní svorku 20. Tím dojde ke změně úrovně L na H na výstupu prvního budiče 12. tuto změnu reaguje stykový systém zrušením signálu data nutná (DAV). V okamžiku, kdy je mikropočítač připraven přijmout další data vyšle puls s úrovní L na třetí vstupní svorku 22. Tímto se obvody dostanou do počátečního stavu.The microcomputer waits for this change and takes the data from the information measuring system (IMS-2) bus and sends an L-level pulse to the fifth input terminal 20. This will change the L-level to H at the output of the first exciter 12. Signal Required Data (DAV). When the microcomputer is ready to receive additional data, it sends an L-level pulse to the third input terminal 22. This will bring the circuits to their initial state.

Claims

Connection of the receiver receiver interface for connection to a microcomputer, characterized in that the data conductor (31) not connected is connected to the output of the first driver (12), as well as the conductor (32) not ready for data is connected to the output of the second driver (13). wherein the first inputs of the two drivers (12, 13) are connected to the output of the first two-input gate of the NAND (10) and the second input of the first driver (12) is connected to the output of the sixth double input gate of the NAND (9) is connected to the output of the eighth two-input NAND gate (11), the first input of which is connected to the second input of the fifth two-input NAND gate (3), both inputs connected via an inverter (8) to the sixth input terminal (24) with the second input of the sixth NAND gate (9) and the first input of the seventh NAND gate (7), the output of which is connected to the first output terminal (30) and to the first the input of the three-input NAND gate (4), which forms, with the third two-input NAND (5) gate, the first RS flip-flop whose output is connected to the first input of the second two-input NAND gate (6); which is also connected to the first input of the first two-input gate NAND (10), whose second input is connected to the first input terminal (25 /, the third input terminal (22) is connected to the input of the third two-input gate NAND (5) in the first RS flip-flop, the fourth input terminal (21) is connected to the second input of the first three-input NAND gate (4) whose output is connected to the first input of the second three-input NAND gate (2) in the second RS flip-flop that has the second output connected to the second input the seventh NAND input gate (7) and the fifth input terminal (20) are connected to the first input of the NAND fourth input gate (1) in the second RS flip-flop.