SU1182660A1 - Pulse switch with control signal storing - Google Patents

Pulse switch with control signal storing Download PDF

Info

Publication number
SU1182660A1
SU1182660A1 SU843720867A SU3720867A SU1182660A1 SU 1182660 A1 SU1182660 A1 SU 1182660A1 SU 843720867 A SU843720867 A SU 843720867A SU 3720867 A SU3720867 A SU 3720867A SU 1182660 A1 SU1182660 A1 SU 1182660A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
outputs
buses
output
Prior art date
Application number
SU843720867A
Other languages
Russian (ru)
Inventor
Михаил Анатольевич Семыкин
Original Assignee
Институт горного дела
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт горного дела filed Critical Институт горного дела
Priority to SU843720867A priority Critical patent/SU1182660A1/en
Application granted granted Critical
Publication of SU1182660A1 publication Critical patent/SU1182660A1/en

Links

Abstract

ИМПУЛЬСНЫЙ КЛЮЧ С ЗАПОМИНАНИЕМ СИГНАЛА УПРАВЛЕНИЯ, содержащий инвертор, вход которого  вл етс  шиной коммутации, первый и второй элементы И1Ш-НЕ, первые входы которых подключены к выходу инвертора, а выходы первого и второго элементов ИПИ-НЕ  вл ютс  соответственно второй и первой выходными шинами, и парафазные шины управлени , отличающийс  тем, что, с целью упрощени  устройства и увеличени  быстродействи , введены первый, второй , третий и четвертьй элементы И-НЕ, причем первые входы первого и второго элементов И-НЕ соединены с входом инвертора, выходы первого и второго элементов И-НЕ соединены с первыми входами соответственно третьего и четвертого элементов И-НЕ, причем вторые входы третьего и четвертого элементов И-НЕ  вл ютс  парафазными шинами управлени , а выходы третьего и четвертого элементов И-НЕ подключены к вторым входам соответственно первого и второго элементов И-НЕ и к вторым входам соответственно первого и второго , элементов ШШ-НЕ.PULSE KEY WITH REMOTE CONTROL SIGNAL, contains an inverter whose input is a switching bus, the first and second I1Sh-NOT elements, the first inputs of which are connected to the output of the inverter, and the outputs of the first and second IPI elements are NOT the second and first output buses , and paraphase control buses, characterized in that, in order to simplify the device and increase speed, the first, second, third and fourth AND-NOT elements are introduced, the first inputs of the first and second AND-NOT elements being connected to the input the house of the inverter, the outputs of the first and second elements AND-NOT are connected to the first inputs of the third and fourth elements AND-NOT, respectively, the second inputs of the third and fourth elements AND-NOT are paraphase control buses, and the outputs of the third and fourth elements AND-NOT are connected to the second inputs, respectively, of the first and second elements AND-NOT and to the second inputs, respectively, of the first and second, elements SHS-NOT.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах вычислительной техники , aвтoмatики и измерительной техники .The invention relates to a pulse technique and can be used in devices of computer technology, automation and measurement technology.

Цель изобретени  - упрощение и повышение быстродействи  импульсного ключа с запоминанием сигнала управлени  за счет сокращени  в устройстве суммарного числа входов-выходов логичёских элементов иза счет уменьшени  задержки по влени  сигнала на Выходных шинах.The purpose of the invention is to simplify and increase the speed of the pulse key with memorizing the control signal by reducing the total number of inputs / outputs of logical elements in the device due to the reduction of the signal delays on the Output buses.

На фиг. 1 представлена функциональI на  схема импульсного ключа с sa поминанием сигнала управлени ; на фиг. 2 - временна  диаграмма его работы .FIG. Figure 1 shows the function of the pulse key circuit with sa remembering the control signal; in fig. 2 - time diagram of his work.

Импульсный ключ с запоминанием сиг нала управлени  содер сит шину 1 коммутации , парафазные шины 2 и 3 управлени , первую 4 и вторую 5 выходные шины, инвертор 6, первый 7, второй 8, третий 9 и четвертый 1О злементыThe impulse key with memory of the control signal contains the switching bus 1 bus, paraphase buses 2 and 3 of the control, the first 4 and second 5 output buses, the inverter 6, the first 7, the second 8, the third 9 and the fourth 1O elements

Й-НБ, первый 11 и второй 12 элементы ШШ-НЕ.Y-NB, the first 11 and the second 12 elements of SHSh-NOT.

На фиг. 2 прин ты следующие обозначени : 13 - сигнал на шине 1 коммутации; 14, 15 - сигналы на парафазных шинах 2, 3 управлени ; 16, 17 сигналы на первой 4 и второй 5 выходных шинах.FIG. 2 The following symbols are accepted: 13 - signal on the switching bus 1; 14, 15 - signals on paraphase buses 2, 3 controls; 16, 17 signals on the first 4 and second 5 output buses.

Шина 1 коммутации соединена с первыми входами первого 7 и второго 8 элементов И-НЕ и через инвертор 6 с первыми входами первого 11 и второго :12 элементов ШШ-НЕ выходы которых  вл ютс  соответственно второй 5 и первой 4 выходными шинами.Парафазные шины 2 и 3 управлени  соединены соответственно с вторыми входами третьего 9 и четвертого 10 элементов , выходы которых соединены соответственно с.вторыми входами первых элементов 7 И-НЕ, 11 ИЛИ-НЕ и вторых элементов 8 И-НЕ, 12 ШШ-НЕ.The switching bus 1 is connected to the first inputs of the first 7 and second 8 AND-NOT elements and through an inverter 6 to the first inputs of the first 11 and second: 12 elements of the W-NOT outputs of which are the second 5 and the first 4 output buses, respectively. The 3 controls are connected respectively to the second inputs of the third 9 and fourth 10 elements, the outputs of which are connected respectively to the second inputs of the first elements 7 AND-NO, 11 OR-NO and the second elements 8 AND-NO, 12 SH-NOT.

Импульсный ключ с запоминанием сигнала управлени  работает следуюпщм образом.The impulse key with control signal memorization works in the following way.

В исходном состо нии на шине 1 коммутации и на первой 4 и второй 5 выходных шинах присутствуют сигналы логического нул , на парафазных шинах 2, 3 управлени  присутствует сигнал О - 1,In the initial state, on the switching bus 1 and on the first 4 and second 5 output buses there are signals of logical zero, on the paraphase buses 2, 3 of the control there is a signal O - 1,

При поступлении первого сигнала 13 срабатывает инвертор 6 и второй элемент 12 ИЛи-НЕ и на первой выходной шине 4 по вл етс  единичный сигнал 16, длительность которого равн етс  длительности сигнала 13.When the first signal 13 arrives, the inverter 6 triggers and the second element 12 of the ILYE does not, and a single signal 16 appears on the first output bus 4, the duration of which is equal to the duration of the signal 13.

При изменении сигналов 14, 15 на парафазных шинах 2, 3 управлени  во врем  присутстви  единичного сигнала 13 на шине 1 коммутации срабатывает четвертый элемент 10 И-НЕ, на выходе которого сигнал измен етс  из О в 1. Срабатывает второй элемент 12 ШШ-НЕ и сигнал 16 на первой шине 4 измен етс  из 1 в 0.When the signals 14, 15 on the paraphase buses 2, 3 of the control change, during the presence of a single signal 13 on the switching bus 1, the fourth AND-NOT element 10 is triggered, at the output of which the signal changes from O to 1. The second element 12 W-NOT and signal 16 on the first bus 4 changes from 1 to 0.

При поступлении очередного сигнала 13 по шине 1 коммутации срабатывают инвертор 6, первый элемент 11 ШШ-НЕ и на второй выходной шине 5 по вл етс  единичный сигнал 17, длительность которого равна длительности сигналаWhen the next signal 13 is received via the switching bus 1, the inverter 6 is triggered, the first element 11 W-NOT and a single signal 17 appears on the second output bus 5, the duration of which is equal to the signal duration

1-3. V.1-3. V.

. При изменении сигналов 14, 15 с 1 - О на О - 1 на парафазных шинах 2, 3 управлени  срабатывает третий элемент 9 И-НЕ, на выхоДе которого сигнал измен етс  из О в 1. Этот сигнал, проход  через первый элемент ИЛИ-НЕ,приводит к сн тию единичного сигнала 17 на второй выходной шине 5 Таким образом, в данном устройстве повьш1ено быстродействие вш1блнени  1 заданных функций по коммутации импульсов при сокращении суммарного числа входов-выходов логических элементов.. When the signals 14, 15 are changed from 1 - O to O - 1 on the paraphase buses 2, 3 of the control, the third element 9 NAND is activated, at the output of which the signal changes from O to 1. This signal passes through the first element OR NOT , leads to the removal of a single signal 17 on the second output bus 5. Thus, in this device, the performance of 1 of the specified functions on the switching of pulses is increased while reducing the total number of inputs-outputs of logic elements.

фиг. 2FIG. 2

Claims (1)

ИМПУЛЬСНЫЙ КЛЮЧ С ЗАПОМИНАНИЕМ СИГНАЛА УПРАВЛЕНИЯ, содержащий ’ инвертор, вход которого является шиной коммутации, первый и второй элементы ИЛИ-НЕ, первые входы которых подключены к выходу инвертора, а выходы первого и второго элементов ИЛИ-НЕ являются соответственно вто рой и первой выходными шинами, и парафазные шины управления, отличающийся тем, что, с целью упрощения устройства и увеличения быстродействия, введены первый, второй, третий и четвертый элементы И-НЕ, причем первые входы первого и второго элементов И-НЕ соединены с входом инвертора, выходы первого и второго элементов И-НЕ соединены с первыми входами соответственно третьего и четвертого элементов И-НЕ, причем вторые входы третьего и четвертого элементов И-НЕ являются парафазными шинами управления, а выходы третьего и четвертого элементов И-НЕ подключены к вторым входам соответственно первого и второго элементов И-НЕ и к вторым входам соответственно первого и второго . эле- а ментов ИЛИ-НЕ.PULSE KEY WITH STORAGE OF THE CONTROL SIGNAL, containing the inverter, the input of which is a switching bus, the first and second OR-NOT elements, the first inputs of which are connected to the inverter output, and the outputs of the first and second OR-NOT elements are the second and first output buses , and paraphase control buses, characterized in that, in order to simplify the device and increase speed, the first, second, third and fourth AND-NOT elements are introduced, the first inputs of the first and second AND-NOT elements being connected to the input and inverters, the outputs of the first and second AND-NOT elements are connected to the first inputs of the third and fourth AND-NOT elements, respectively, the second inputs of the third and fourth AND-NOT elements being paraphase control buses, and the outputs of the third and fourth AND-NOT elements connected to the second the inputs, respectively, of the first and second elements AND NOT and to the second inputs, respectively, of the first and second. ele- ment cops OR NOT.
SU843720867A 1984-04-04 1984-04-04 Pulse switch with control signal storing SU1182660A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843720867A SU1182660A1 (en) 1984-04-04 1984-04-04 Pulse switch with control signal storing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843720867A SU1182660A1 (en) 1984-04-04 1984-04-04 Pulse switch with control signal storing

Publications (1)

Publication Number Publication Date
SU1182660A1 true SU1182660A1 (en) 1985-09-30

Family

ID=21111343

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843720867A SU1182660A1 (en) 1984-04-04 1984-04-04 Pulse switch with control signal storing

Country Status (1)

Country Link
SU (1) SU1182660A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1037424, кл. Н 03 К.17/60, 05.03.82. Авторское свидетельство СССР № 1051715, кл. Н 03 К 17/60, 24.06.82. *

Similar Documents

Publication Publication Date Title
SU1182660A1 (en) Pulse switch with control signal storing
SU1272497A1 (en) Pulse switch with storing control signal
SU1322456A1 (en) Pulse switch with storing control signal
SU1201876A1 (en) Multistable flip-flop
SU1495988A1 (en) Pulse switch with storage of control signal
SU1381474A2 (en) Data input device
SU1205274A1 (en) Generator of single pulses
SU1188885A1 (en) Pulse repetition frequency divider
SU964662A1 (en) Formal neuron model
SU987613A1 (en) Information input device
SU1170598A1 (en) Single pulse generator
SU1037424A1 (en) Pulse switch with control signal storing
SU1200379A1 (en) Flip=flop with noise immunity
SU1522383A1 (en) Digital pulse generator
SU1647651A1 (en) Register
SU1264312A1 (en) D-flip-flop
SU1522224A1 (en) Device for interfacing two trunk lines
SU1176252A1 (en) Device for determining direction of rotation
SU1007189A1 (en) Device for time division of pulse signals
SU940288A1 (en) Device for monitoring multichannel generator pulses
SU1051715A1 (en) Pulse-type switch with storing control signal
SU1192130A1 (en) Device for checking pulse alternation sequence
SU1396278A1 (en) Pentastable trigger flip-flop
RU2030115C1 (en) Electronic key of morse code
SU1513440A1 (en) Tunable logic device