KR910002977Y1 - Printer port transfer circuit - Google Patents

Printer port transfer circuit Download PDF

Info

Publication number
KR910002977Y1
KR910002977Y1 KR2019880012510U KR880012510U KR910002977Y1 KR 910002977 Y1 KR910002977 Y1 KR 910002977Y1 KR 2019880012510 U KR2019880012510 U KR 2019880012510U KR 880012510 U KR880012510 U KR 880012510U KR 910002977 Y1 KR910002977 Y1 KR 910002977Y1
Authority
KR
South Korea
Prior art keywords
printer
sys
output
flop
flip
Prior art date
Application number
KR2019880012510U
Other languages
Korean (ko)
Other versions
KR900003488U (en
Inventor
이형근
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880012510U priority Critical patent/KR910002977Y1/en
Publication of KR900003488U publication Critical patent/KR900003488U/en
Application granted granted Critical
Publication of KR910002977Y1 publication Critical patent/KR910002977Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1296—Printer job scheduling or printer resource handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1211—Improving printing performance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

내용 없음.No content.

Description

프린터의 포트 절환회로Port Switching Circuit of Printer

제1도는 본 고안의 회로도이다.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

PRT : 프린터 SYS1, SYS2: 시스템PRT: Printer SYS 1 , SYS 2 : System

N1-N2: 낸드게이트 F/F : 플립플롭N 1 -N 2 : NAND gate F / F: flip flop

LED1, LED2: 발광다이오드 I1-I3: 인버터LED 1 , LED 2 : Light emitting diodes I 1- I 3 : Inverter

BF0-BF23: 버퍼 SLCT : 입력선택신호BF 0 -BF 23 : Buffer SLCT: Input Selection Signal

SW : 푸쉬스위치SW: Push switch

본 고안은 두개의 포트를 갖는 프린터에 관한 것으로서 특히, 다수의 시스템이 하나의 프린터를 공유할 때 다수의 프린터 효과를 얻을수 있는 프린터의 포트절환 회로에 관한 것이다.The present invention relates to a printer having two ports, and more particularly, to a port switching circuit of a printer that can obtain a plurality of printer effects when a plurality of systems share a single printer.

다수의 시스템이 하나의 프린터를 공유할 경우 종래에는 각각의 시스템이 프린트하고자 할때 사람이 케이블을 일일이 손으로 끼워줘야 하였던바, 이는 매우 불편할 뿐만 아니라 시스템과 프린터를 이동해야만 하는 번거로운 문제점이 있었다.When multiple systems share one printer, in the past, when each system wanted to print, a person had to manually insert a cable, which was very inconvenient and had to move a system and a printer.

따라서, 본 고안은 이와같은 문제점을 감안하여 각각의 포트의 입/출력단에 버퍼로서 입/출력신호들을 제어하고 이들 제어신호를 플립플롭을 이용하여 발생하도록 한 프린터의 포트 절환회로를 제공하는데 그 목적이 있다.Therefore, in view of the above problems, the present invention provides a port switching circuit of a printer which controls input / output signals as a buffer at an input / output terminal of each port and generates these control signals using a flip-flop. There is this.

이와같은 목적을 달성하기 위한 본 고안의 기술적 구성및 작용효과를 첨부된 도면에 의거하여 상세히 기술하면 다음과 같다.The technical configuration and effect of the present invention for achieving the object described in detail based on the accompanying drawings as follows.

제1도는 본 고안에 따른 프린터의 포트 질환회로의 상세도를 도시한 것인바, 이에 도시한 바와같이, 본 고안은 프린터(PRT)에 연결된 제1시스템(SYS1)과 제2시스템(SYS2)의 입/출력을 각각 제어하는 제1 버퍼부 및 제2 버퍼부와, 이들 버퍼부를 온/오프시키는 플립플롭(F/F)과, 온-라인 상태에 따라 이전의 출력값을 유지시켜주는 낸드게이트(NAND1)(NAND2)로 구성된다.Figure 1 shows a detailed view of the port disease circuit of the printer according to the present invention, as shown, the present invention is the first system (SYS 1 ) and the second system (SYS 2 ) connected to the printer (PRT) The first and second buffers to control the input / output of the circuit), the flip-flop (F / F) to turn these buffers on and off, and the NAND to maintain previous output values according to the on-line state. It is composed of a gate NAND 1 (NAND 2 ).

본 고안에 따른 제1 및 제2 버퍼부는 다수의 버퍼(BF0-BF11)와 버퍼(BF12-BF23)로 각각 구성될 수도 있는 바, 도면 중 미설명부호 I1-I3는 인버터, LED1, LED2는 발광다이오드, R1은 저항, SW는 플립플롭(F/F)에 클럭펄스를 제공하기 위한 푸쉬스위채를 표시한다.The first and second buffer units according to the present invention may be composed of a plurality of buffers (BF 0 -BF 11 ) and buffers (BF 12 -BF23), respectively, in the drawings, reference numerals I 1 -I 3 represent an inverter, LED 1 , LED 2 indicate a light emitting diode, R 1 indicates a resistor, and SW indicates a push switch for providing a clock pulse to a flip-flop (F / F).

이와같이 구성된 본 고안은 푸쉬스위치(SW)를 작동시켜 플립플롭(F/F)의 출력[그림]에 의해 버퍼(BF0-BF23)를 제어하는 시스템(SYS1)(SYS2) 간의 병렬포트의 입/출력을 제어토록 한 것인바, 이를 상세히 기술하기로 한다.According to the present invention, the parallel port between the system (SYS 1 ) (SYS 2 ) that controls the buffers (BF 0 -BF 23 ) by the output of the flip-flop (F / F) by operating the push switch (SW). To control the input / output of the bar will be described in detail.

우선, 푸쉬스위치(SW)를 누르면, 전원(Vcc)은 저항(R1)과 푸쉬스위치(SW)를 통해 접지로 연결되는 바, 인버터(I3)의 입력단에는 로우신호가 인가된다.First, when the push switch SW is pressed, the power supply Vcc is connected to the ground through the resistor R 1 and the push switch SW, and a low signal is applied to the input terminal of the inverter I 3 .

이 때 인버터(I3)는 로우신호를 하이신호로 반전시킴으로서 플립플롭(F/F)의 클럭단자(CLK)에는 펄스의 라이징 에너지가 입력된다. 이러한 라이징에서 신호가 입력됨에 따라 플립플롭(F/F)의 출력(Q, Q)상태는 상호반대를 나타낸다. 즉 Q가 하이일 경우 [그림]는 로우상태가 된다.At this time, the inverter I 3 inverts the low signal to the high signal, so that the rising energy of the pulse is input to the clock terminal CLK of the flip-flop F / F. In this rising, as the signal is inputted, the output (Q, Q) states of the flip-flop F / F indicate mutually opposite. In other words, when Q is high, [Figure] becomes low state.

만약 플립플롭(F/F)의 정출력(Q)이 하이이고 부출력[그림]이 로우일경우 시스템(SYS1)으로 패스(Path)가 이루어지고, 정출력(Q)이 로우이고, 부출력[그림]이 하이일경우에는 시스템(SYS2)으로 패스가 이루어지게 된다.If the positive output (Q) of the flip-flop (F / F) is high and the negative output [Figure] is low, a path is made to the system (SYS 1 ), and the positive output (Q) is low, If the output [Figure] is high, a pass is made to the system (SYS 2 ).

즉 시스템(SYS1)과 프린터(PRT)사이에 페이스가 이루어지면 플립플롭(F/F)의 정출력(Q)이 하이상태이고, 인버터(I1)의 출력은 로우이므로 발광다이오드(LED1)가 작동되면 반면에, 플립플롭(F/F)의 부출력[그림]은 로우이고, 이를 입력받는 인버터(I2)의 출력은 하이상태이므로 발광다이오드(LED2)는 작동하지 않게되어, 현재의 상태는 시스템(SYS1)과 프린터(PRT)이 연결되어 있음을 알수 있게된다.That is, when a phase is established between the system SYS 1 and the printer PRT, since the positive output Q of the flip-flop F / F is high and the output of the inverter I 1 is low, the light emitting diode LED 1 ), While the negative output of the flip-flop (F / F) is low and the output of the inverter I 2 receiving the input is high, the light emitting diode (LED 2 ) is not operated. The current state indicates that the system SYS 1 and the printer PRT are connected.

한편, 시스템(SYS1)과 프린터(PRT)사이에 패스가 이루어지면 플립플롭(F/F)의 정출력(Q)은 로우상태이고, 부출력[그림]은 하이상태이므로 이 경우에는 인버터(I1)의 출력은 하이, 인버터(I2)의 출력은 로우가 되어 발광다이오드(LED2)만이 작동된다.On the other hand, if a pass is made between the system SYS 1 and the printer PRT, the positive output Q of the flip-flop F / F is low, and the sub output [Fig.] Is high, and in this case, the inverter ( The output of I 1 ) becomes high and the output of inverter I 2 becomes low so that only light emitting diode LED 2 is operated.

그리고, 프린터(PRT)에서 발생되는 입력선택신호(SLCT)는 프린터(PRT)의 패널스위치(도시하지 않았음)에서 온-라인으로 셋팅되어 있으면 하이상태가 되고, 오프-라인인 경우에는 로우상태가 된다. 따라서, 프린터(PRT)의 온-라인시에 입력선택신호(SLCT)가 하이상태이므로 플립플롭(F/F)의 출력(Q 또는 [그림])에 의해 플립플롭(F/F)이 셋트되거나 리셋트된다. 그러므로 입력선택신호(SLCT)와 플립플롭(F/F)의 출력(Q 또는 [그림])을 이용하여 현재의 프린터가 온-라인으로 셋팅되어 있을 경우에는 푸쉬스위치(SW)에 의한 프린터(PRT)와 시스템(SYS1또는 SYS2)의 질환이 이루어지지 않고 즉, 스위치(SW)의 입력에 영향없이 플립플롭(F/F)의 출력값은 항상 그전상태(현재상태)를 유지하여, 오프-라인으로 셋팅되어 있을 경우에는 푸쉬스위치(SW)에 의한 프린터(PRT)와 시스템(SYS1또는 SYS2)의 질환이 이루어질수 있다.The input selection signal SLCT generated by the printer PRT becomes high when it is set on-line by a panel switch (not shown) of the printer PRT, and low when it is off-line. Becomes Therefore, since the input selection signal SLCT is high when the printer PRT is on-line, the flip-flop F / F is set by the output Q or [Fig.] Of the flip-flop F / F. It is reset. Therefore, when the current printer is set on-line by using the input selection signal SLCT and the output (Q or [Fig.]) Of the flip-flop F / F, the printer (PRT) by the push switch SW is used. ) And the system (SYS 1 or SYS 2 ) is not a disease, that is, the output value of the flip-flop (F / F) always remains in its previous state (current state), without affecting the input of the switch (SW), If the line is set to a line may cause a disease of the printer (PRT) and the system (SYS 1 or SYS 2 ) by the push switch (SW).

이와같이 동작하는 본 고안은 2개의 시스템이 하나의 프린터를 공유할때 동작상의 불편을 해소하며, 2개의 프린터 효과를 얻을수 있는 특징을 지닌 것이다.The present invention that operates as described above eliminates the inconvenience of operation when two systems share a single printer, and has the feature of obtaining two printer effects.

비록, 본 고안이 2개의 시스템을 참조하여 기술하였을지라도, 본 고안은 이에 한정되는 것이 아니라, 다수의 포트를 절환할 경우에는 그에따른 회로를 부가함으로써 간단히 성취될수 있음을 알수 있을 것이다.Although the present invention has been described with reference to two systems, it will be appreciated that the present invention is not limited to this, but can be achieved simply by adding a corresponding circuit when switching multiple ports.

Claims (1)

제1 시스템(SYS1)과 제2 시스템(SYS2)을 한개의 프린터(PRT)에 선택적으로 연결하여 상기 시스템(SYS1) (SYS2)의 데이터 내용을 프린팅하기 위한 프린터의 포트절환 회로에 있어서; 상기의 시스템(SYS1또는 SYS2)과 프린터(PRT)를 상호 연결하는 푸쉬스위치(SW)에 의한 펄스를 입력받아 상기의 푸쉬스위치(SW)가 한번씩 눌려질때 마다 서로다른 상태의 정출력(Q)과 부출력[그림]신호를 출력하기 위한 플립플롭(F/F)과; 상기의 정출력(Q)과 부출력[그림]을 각각 입력으로하여 인에불되어 프린터(PRT)와 시스템(SYS1또는 SYS2)을 선택적으로 연결하기 위한 다수의 트라이스테이트 버퍼(BF0-BF11또는 BF12-BF23); 상기의 프린터(PRT)에서 출력되는 입력선택신호(SLCT)와 상기 플립플롭(F/F)의 정출력(Q)과 부출력[그림]신호를 논리조합하여 온-라인시 현재의 출력값을 유지하기 위한 낸드게이트(N1, N2)로 구성시켜서 됨을 특징으로 하는 프린터의 포트절환회로.The first system SYS 1 and the second system SYS 2 are selectively connected to a single printer PRT to a port switching circuit of the printer for printing the data contents of the system SYS 1 SYS 2 . In; Each time the push switch SW is pressed once by receiving a pulse by the push switch SW connecting the system SYS 1 or SYS 2 to the printer PRT, the positive output Q in different states ) And a flip-flop (F / F) for outputting the sub output signal [Fig. A plurality of tri-state buffers (BF 0 -BF) for selectively connecting the printer (PRT) and the system (SYS 1 or SYS 2 ) by inputting the positive output (Q) and the sub output [Figure] as inputs, respectively. 11 or BF 12 -BF 23 ); The input output signal SLCT output from the printer PRT and the positive output Q and the sub output signal of the flip-flop F / F are logically combined to maintain the current output value on-line. Port switching circuit of the printer, characterized in that consisting of the NAND gate (N 1 , N 2 ) to.
KR2019880012510U 1988-07-30 1988-07-30 Printer port transfer circuit KR910002977Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880012510U KR910002977Y1 (en) 1988-07-30 1988-07-30 Printer port transfer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880012510U KR910002977Y1 (en) 1988-07-30 1988-07-30 Printer port transfer circuit

Publications (2)

Publication Number Publication Date
KR900003488U KR900003488U (en) 1990-02-07
KR910002977Y1 true KR910002977Y1 (en) 1991-05-03

Family

ID=19278041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880012510U KR910002977Y1 (en) 1988-07-30 1988-07-30 Printer port transfer circuit

Country Status (1)

Country Link
KR (1) KR910002977Y1 (en)

Also Published As

Publication number Publication date
KR900003488U (en) 1990-02-07

Similar Documents

Publication Publication Date Title
ATE84165T1 (en) LOGICAL CIRCUIT WITH LINKED MULTIPORT FLIP FLOPS.
KR960042413A (en) Data processing system
US4761060A (en) Optical delay type flipflop and shift register using it
EP0111262A2 (en) Output multiplexer having one gate delay
MY112563A (en) Bidirectional buffer with latch and parity capability.
KR910002977Y1 (en) Printer port transfer circuit
DE69222798D1 (en) Counter circuit
JPH0616277B2 (en) Event distribution / combining device
EP0228156A3 (en) Test system for vlsi circuits
JPH038126B2 (en)
KR940015751A (en) Low power consumption communication device
KR940008544Y1 (en) Switch with the function of push switch
SU1603367A1 (en) Element of sorting network
JP2658142B2 (en) Logical unit
KR900009180Y1 (en) System clock transfer circuits
SU1621143A1 (en) Ik-type flip-flop
SU1656609A1 (en) Device for control of p-i-n diode
SU1608640A1 (en) Cell of switching circuit
SU943693A1 (en) Data input device
JPS57172429A (en) Integrated circuit device
KR0178892B1 (en) Circuit for clock multiplex
KR910002120Y1 (en) Circuit using for d-flip flop and butter
KR940001491Y1 (en) Output multi-function circuit of switch
KR890003025Y1 (en) Masking interupt circuit
SU1707754A1 (en) Optoelectronic switch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee