CS254060B1 - Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů - Google Patents
Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů Download PDFInfo
- Publication number
- CS254060B1 CS254060B1 CS853126A CS312685A CS254060B1 CS 254060 B1 CS254060 B1 CS 254060B1 CS 853126 A CS853126 A CS 853126A CS 312685 A CS312685 A CS 312685A CS 254060 B1 CS254060 B1 CS 254060B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- group
- clock
- output
- input
- multiplexer
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Cílem zapojení je zjednodušit zkoušení a umožnit kontinuální sledování nastavení monostabilních klopných obvodů a generátorů obdélníkových kmitů v reálném čase a v širokém oboru kmitočtů pouze jedním testem, přičemž odpadá nutnost simulacé chování zkoušených a nastavovaných obvodů na počítači a následné odlaáování testů, dále pak možnost snímání odezvy nad 200 pa. Uvedeného cíle se dosáhne zapojením s děličem hodin, demultiplexerem, hodinovým multiplexerem, signálovým multiplexerem a tvarovacím obvodem. Zapojení lze využít ke zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů v obvodech pro číslicové zpracování informaci a podobně.
Description
Vynález se týká zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů, zejména v sestavách obvodů pro číslicové zpracování informací.
Zkoušení a následné nastavování monostabilních klopných obvodů a generátorů obdélníkových kmitů se provádí bu3 na improvizovaném pracovišti nebo poloautomaticky na zvláště k tomu účelu zhotoveném zařízení. Nevýhodou improvizovaného pracoviště je značná časová ztráta s manipulací a ovládáním, jež je úměrná složitosti obvodů. U poloautomatického zkoušení je hlavní nevýhodou časové omezení snímání odezvy do 200 jps.
Uvedené nevýhody odstraňuje zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynalezu, jehož podstatou je, že hodinový vstup děliče hodinových impulsů je připojen na vstupní hodinovou svorku, kdežto jeho skupina výstupů je připojena na první skupinu hodinových vstupů hodinového multiplexeru, skupina adresových vstupů hodinového multiplexeru je připojena na skupinu adresových vstupů demultiplexeru, na skupinu adresových vstupů signálového multiplexeru a na skupinu vstupních adresových svorek, výstup hodinového multiplexeru je připojen na nastavovací vstup tvarovacího obvodu, jehož synchronizační výstup je připojen na výstupní synchronizační svorku a jehož hradlovací výstup je připojen na hradlovací vstup demultiplexeru, druhá skupina hodinových vstupů hodinového multiplexeru je připojena na skupinu generátorových vstupů signálového multiplexeru a na skupinu vstupních generátorových svorek, skupina spouštěcích výstupů demultiplexeru je připojena na první skupinu výstupních spouštěcích svorek, výstup signálQýého multiplexeru je připojen na výstupní kontrolní svorku.
Výhodou zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynálezu je jeho jednoduchost, možnost připojení k zařízení na poloautomatické zkoušení
254 060 monostabilních klopných obvodů a generátorů obdélníkových kmitů, kontinuální sledování nastavení monostabilních klopných obvodů a generátorů obdélníkových kmitů v reálném čase v širokém oboru kmitočtů pouze jedním testem, přičemž odpadá nutnost simulace chování zkoušených a nastavovaných obvodů na počítači a následné odladění testů a možnost snímání odezvy nad 200 jis.
Příklad zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.
Hodinový vstup 11 děliče 1 hodinových impulsů je připojen na vstupní hodinovou svorku 10, kdežto jeho skupina výstupů 12 je připojena na první skupinu hodinových vstupů 51 hodinového multiplexeru £. Skupina adresových vstupů 52 hodinového multiplexeru 2 je připojena na skupinu adresových vstupů 31 demultiplexeru J, na skupinu qdresových vstupů 41 signálového multiplexeru 4. a na skupinu vstupních adresových svorek 20. Výstup 53 hodinového multiplexeru £ je připojen na nastavovací vstup 21 tvarovacího obvodu 2, jehož synchronizační výstup 22 je připojen na výstupní synchronizační svorku 02 a jehož hradlovací výstup 23 je připojen na hradlovací vstup 32 demultiplexeru 3.. Druhá skupina hodinových vstupů 54 hodinového multiplexeru £ je připojena na skupinu generátorových vstupů 43 signálového multiplexeru 4 a na skupinu vstupních generátorových svorek 04« Skupina spouštěcích výstupů 34 demultiplexeru 3. je připojena na první skupinu výstupních spouštěcích svorek 01. Výstup 42 signálového multiplexeru 4 je připojen na výstupní kontrolní svorku 03.
Před uvedením zapojení do provozu se hodinová svorka 10 připojí na neznázorněný zdroj hodinových impulsů, skupina vstupních datových svorek 20 se připojí na neznázorněný zdroj adres.
Při poloautomatickém zkoušení jsou uvedené svorky uspořádány na konektoru, který je již stávajícímu zkušebnímu zařízení přizpůsoben. Dále se na výstupní kontrolní svorku 03 připojí osciloskop, případně čítač neb jiný vhodný indikátor a na výstupní synchronizační svorku 02 vstup synchronizace indikátoru. Nakonec se na skupinu výstupních spouštěcích svorek 01 a na skupinu vstup?ních generátorových svorek 04 připojí prostřednictvím konektoru zkoušený abvod, uspořádaný zpravidla na desce s plošnými spoji a obsahující monostabilní klopné obvody, případně dále generátory obdélníkových kmitů.
254 060
Při zkoušení generátorů obdélníkových kmitů se daný generátor obdélníkových kmitů zvolí příslušnou adresou přivedenou na signálový multiplexer 4 a hodinový multiplexer 5.^čímž se tyto obvody uvedou v činnost. Výstupní signál zkoušeného generátoru obdélníkových kmitů je přes signálový multiplexer 4 přiveden na výstupní kontrolní svorku 03 a přes hodinový multiplexer 5. spouští tvarovací obvod 2, jehož výstupní signál je přiveden na výstupní synchronizační svorku 02. Podmínkou činnosti a sledování zkoušeného generátoru obdélníkových kmitů mohou.být i další ovládací signály, přivedené ke zkoušenému obvodu a sloužící ke zcitlivění signálové cesty pro výstup obdélníkových kmitů zkoušeného generátoru obdélníkových kmitů, anebo k- uvolnění zkoušeného generátoru obdélníkových kmitů do činnosti. Průběh impulsů zkoušeného generátoru obdélníkových kmitů se objeví na obrazovce osciloskopu. Pokud jejich perioda nebo střída neodpovídají požadavku, provede se seřízení zkoušeného generátoru obdélníkových kmitů. Přivedením další adresy na vstupní adresové svorky 20 se zvolí další zkoušený generátor obdélníkových kmitů na připojené desce s plošnými spoji.
Při zkoušeni monostabilních klopných obvodů se daný zkoušený monostabilní klopný obvod zvolí příslušnou adresou, přivedenou na demultiplexer 3., signálový multiplexer 4 a hodinový multiplexer 2, čímž se tyto obvody uvedou v činnost. Hodinový signál, upravený děličem JL hodinových impulsů, prochází přes hodinový multiplexer 2 a spouští tvarovací obvod 2, jehož výstupní signál na synchronizačním výstupu 22 synchronizuje osciloskop a výstupní signál na hradlovacím výstupu 23 je přiveden přes demultiplexer 3 na výstupní spouštěcí svorky 01, určené ke spouštění zkoušeného monostabilního klopného obvodu. Podmínkou spouštění zkoušeného monostabilního klopného obvodu mohou být i další ovládací signály, přivedené na zkoušený obvod a které slouží ke zcitlivění cest pro spouštěcí impulsy zkoušeného mo>no stabilní ho klopného obvodu nebo výstupní adresu zkoušeného monostabilního klopného obvodu na konektor zkoušené desky. Průběh odezvy zkoušeného monostabilního klopného obvodu se objeví na obrazovce osciloskopu. Pokud časová konstanta zkoušeného monostabilního klopného obvadu neodpovídá požadavku, provede se její úprava. Přivedením další adresy na vstupní adresové svorky 20, po případě zá součinnosti s ovládacími signály se zvolí další zkoušený monostabilní klopný obvod na připojené desce s plošnými spoji.
284 OM
Vynálezu lze využít ke zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů v obvodech pro číslicové zpracování informací.
PŘEDMĚT VYNÁLEZU
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů,vyznačené tím, že hodinový vstup (11) děliče (1) hodinových impulsů je připojen na vstupní hodinovou svorku (10), kdežto jeho skupina výstupů (12) je připojena na první skupinu hodinových vstupů (51) hodinového multiplexeru (5), skupina adresových vstupů (52) hodinového multiplexeru (5) je připojena na skupinu adresových vstupů (31) demultiplexeru (3), na skupinu adresových vstupů (41) signálového multiplexeru (4) a na skupinu vstupních adresových svorek (20), výstup (53) hodinového multiplexeru (5) je připojen na nastavovací vstup (21) tvarovacího ebvodu (2), jehož synchronizační výs^ tup (22) je připojen na výstupní synchronizační svorku (02) a jehož hradlovací výstup (23) je připojen na hradlovací vstup (32) demultiplexeru (3), druhá skupina hodinových vstupů (54) hodinového multiplexeru (5) je připojena na skupinu generátorových vstupů (43) signálového multiplexeru (4) a na skupinu vstupních generátorových svorek (04), skupina spouštěcích výstupů (34) demultiplexeru (3) je připojena na první skupinu výstupních spouštěcích svorek (01), výstup (42) signálového multiplexeru (4) je připojen na výstupní kontrolní svorku (03).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS853126A CS254060B1 (cs) | 1985-04-29 | 1985-04-29 | Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS853126A CS254060B1 (cs) | 1985-04-29 | 1985-04-29 | Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS312685A1 CS312685A1 (en) | 1987-05-14 |
| CS254060B1 true CS254060B1 (cs) | 1988-01-15 |
Family
ID=5370404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS853126A CS254060B1 (cs) | 1985-04-29 | 1985-04-29 | Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS254060B1 (cs) |
-
1985
- 1985-04-29 CS CS853126A patent/CS254060B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS312685A1 (en) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| DE3171811D1 (en) | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements | |
| GB2127157A (en) | Logic measuring device | |
| KR910012749A (ko) | 클럭 버스트를 이용하는 집적회로 시험방법 및 장치 | |
| KR100949282B1 (ko) | 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 | |
| US4337433A (en) | Clock signal distributing circuit adjusting device and method | |
| TW346540B (en) | Test method of integrated circuit devices by using a dual edge clock technique | |
| KR100251699B1 (ko) | 범용 입력 데이터 샘플링장치 및 방법 | |
| JPH0836037A (ja) | 伝送経路の伝播遅延時間測定回路 | |
| CS254060B1 (cs) | Zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů | |
| SE9602564D0 (sv) | Kretskortstest | |
| US5072417A (en) | Methods and apparatus for synchronizing the time scales of e-beam test equipment | |
| US6194909B1 (en) | Constructive module of an electronic telecommunications equipment, with an interface towards a testing and diagnosing system | |
| EP0078219A3 (en) | Automatic de-skewing of pin electronics interface circuits in electronic test equipment | |
| GB2214319B (en) | Automatic test equipment | |
| GB2200465B (en) | Automatic test equipment | |
| SU1661695A1 (ru) | Способ контрол электрического монтажа печатных плат | |
| KR100454359B1 (ko) | 시험장치의 시험상태 표시방법 | |
| KR970002368A (ko) | 측정용 신호의 전파 지연 시간 측정 회로 및 측정 방법 | |
| SU564611A1 (ru) | Устройство дл проверки и маркировки многожильного кабел | |
| GB2258051A (en) | Determining propagation delays in signal paths | |
| JPH0262980A (ja) | パネル試験装置 | |
| JPS57169684A (en) | Testing system for integrated circuit element | |
| JPH0727940B2 (ja) | Ｉｃメモリ試験装置 | |
| JPH04132977A (ja) | Ｉｃ試験装置 |