CS245872B1 - Zapojenie na detekciu, lokalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově - Google Patents

Abstract

Zapojenie na detekciu, lokalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově představuje návrh zariadenia, ktoré samočinné vykonává kontrolu dát vyčítaných z parna ťových e- lementov, samočinné vykonává opravu všetkých jednochýb, detekuje všetky dvojnásobné chyby. Zapojenie je možné využiť vo všetkých číslicových systémoch s dížkou slova 16 in- formačných bitov, ktoré používajú pamSťo- vé elementy na zapamátanie informácie, najma v mini a mikropočítačoch, kalkulá- toroch, v číslicových telefónnych alebo meracích ústredniach a podobné.

Description

Vynález sa týká zapojenia na detekciu, lokalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově zloženo-m zo 16 informačných bitov a 6 hi-tov kontrolných v samoopravnom binárnom kóde s minimálnou kódovou vzdialenosťou d = 4.

Doteraz používané zapojenia, ktoré umožňujú detekciu i opravu jedno-chyby a detekciu dvojchyby založené na samoopravnom hinárnom kóde s minimálnou kódovou vzdialenosťou d ~ 4, používajú viacstupňové zapamatanie dát vyčítaných z pamáťových prvkov, čo sposobuje nárast obvodov a tiež časové zdržanie,

Vyššie uvedené nevýhody odstraňuje zapojenie na detekciu, lofcalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb podlá vynálezu, ktorého podstatou je to,, že výstup informačných bitov je připojený n-a vstup registra vstupných bitov, ktorého výstup je připojený na vnútornú zbernicu, na ktorú je připojený vstup prijímača informačných bitov, ktorého výstup je připojený na vstup generátora kontrolných bitov a'na prvý vstup bloku oprava jednoehyby, výstup generátora kontrolních bitov je připojený na druhý vstup generátora příznakových bitov a na druhý vstup prepínača kontrolných bitov, výstup informačných bitov z registra riadiaceho testovanie paměťových elementov památajúcich si kontrolně bity je připojený na druhý vstup prepínača výstupných bitov a na prvý vstup prepínača kontrolných bitov, ktorého výstup je připojený na vnútornú zbernicu, na ktorú je připojený tiež prvý vstup generátora příznakových bitov, ktorého výstup je připojený na vstup generátora signálov, jednoehyby a dvojchyby a tiež na prvý vstup dekódera jednoehyby, na ktorého druhý vstup je připojený výstup generátora signálov jednoehyby a dvojchyby, výstup dekódera jednoehyby je připojený na druhý vstup bloku oprava jednoehyby, ktorého- výstup je připojený na vstup registra výstupných bitov, ktorého výstup je připojený na vnútornú zbernicu a tiež na prvý vstup prepínača výstupných bl-tov-, ktorého výstup je připojený na výstup výstupných informačných bitov.

Zapojenie na detekciu, lokalizáciu a samočinní opravu jednej chyby a tiež detekciu všetkých dvojchýb podía vynálezu- použité v zariadeniach, bráni spraco-vaniu chybnej informácie v případe výskytu- jednochyby alebo dvojchyby, odpadá nutnosť zastavovat a opakovat výpočet skrz jednochybu, pretože táto je samočinné opravovaná a tiež sú minimálně časové straty i obvodová náročnost v danom zapojení.

Zapojenie podía vynálezu umožňuje jednoznačné detekovat jednochybu a dvojchybu v spracúvanej informácii a samočinné opravovat jednochybu bez znalosti povodně] informácie. Jeho funkcia je založená na použití samoopravného binárneho kódu s minimálnou kódovou vzdialenosťou d = 4. Zapojenie sa používá k ochraně binárnej informácie pri preno-soch, pri zázname a čítaní informácie.

Zapojenie na detekciu, lokalizáciu a samočinnú opravu jednej chyby a tiež detekciu všetkých dvojchýb podía vynálezu je znázorněné blokovou schémou na pripojenom výkrese.

Zapojenie na detekciu, lokalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově s dlžkou 22 bitov, kde 16 bitov představuje informačně bity a 6 bitov kontrolně bity v samoopravnom binárnom kóde s minimálnou kódovou vzdialenosťou d = 4, je upravené tak, že výstup 1 informačných bitov je připojený na vstup 11 registra 10 vstupných bitov-, ktorého výstup 12 je připojený na vnútornú zbernicu 110, na ktorú je připojený vstup 21 prijímača 20 informačných bitov, ktorého výstup 22 je připojený na vstup 31 generátora 30 kontro-lných bitov -a na prvý vstup 81 bloku 80 oprava jednoehyby, výstup 32 generátora 30 kontrolných bitov je připojený na druhý vstup 52 generátora 50 příznakových bitov a na druhý vstup 42 prepínača 40 kontrolných bitov, výstup 2 informačných bitov z registra riadiaceho testovania pamáťových elementov památajúcich si kontrolně bity je připojený na druhý vstup 102 prepínača 100 výstupných bitov a na prvý vstup 41 prepínača 40 kontrolných bitov, ktorého výstup 43 je připojený na vnútornú zbernicu 110, na- ktorú je připojený tiež prvý vstup 51 generátora 50 příznakových bitov, ktorého výstup 53 je připojený n-a vstup 61 generátora 60 signálov jednoehyby a -dvojchyby a tiež na prvý vstup 71 dekódera 70 jednoehyby, na ktorého druhý vstup 72 je připojený výstup 62 generátora 60 signálov jednoehyby a dvojchyby, výstup 73 dekódera 70 jednoehyby je připojený na druhý vstup 82 bloku 60 oprava jedno-chyby, ktorého výstup 83 je připojený na vstup 91 registra 90 výstupných bitov, ktorého výstup 92 je připojený na vnútornú zbernicu 110 a tiež na prvý vstup 101 prepínača 100 výstupných bitov, ktorého výstup 103 je připojený na výstup 3 výstupných informačných bitov.

Informácia určená k zakódovaniu je přivedená na výstu-p 1 informačných bitov, odkial je přivedená n-a vstup 11 registra 10 vstupných bitov-, informačně bity z výstupu 12 registra 10 vstupných bitov sú přivedené na vnútornú zbernicu 110, z ktorej informačně bity postupujú jednak k pamáťovým elementem a tiež na vstup 21 prijímača 20 informačných bitov, výstup 22 prijímača 20 informačných bitov je vedený na prvý vstup 81 bloku 80 oprava jednoehyby, ktorý sa při zakódovaní informácie neuplatňuje a tiež na vstup 31 generátora 30 kontrolných bitev, v ktorom- sa v-ygenerujú kontrolně bity definované kontrolnou maticou a sú vedené na výstup 32 generátora 30 kontrolných bitev, odkial' sú vedené na druhý vstup 52 generátora 50 příznakových bitov, ktorý sa pri zakódovaní informácie neuplatňuje a tiež na druhý vstup 42 prepínača 43 kontrolných bitov, na ktorého prvý vstup 41 je přivedený výstup 2 informačných bitov z registra riadiaceho testovanie, na výstup 43 prepínača 40 kontrolných bitov, ak neprebieha testovanie, sú přivedené kontrolně bily privádzané na vstup 42, kontrolně bity z výstupu 43 prepínača 40 kontrolných bitov sú přivedené na vnútornú zbernicu 110, z ktorej kontrolně bity postupujú k paměťovým elementom.

Pri dekódovaní informačně bity z vnútornej zbernice 110, na ktorú sa dostali z pamaťových elementov, sú přivedené na vstup prijímača 20 informačných bitov, výstup prijímača 20 informačných bitov je vedený na prvý vstup 81 bloku 80 oprava jednochyby a tiež na vstup 31 generátora 30 kontrolných bitev, v ktorom sa vygenerujú nové kontrolně bity definované kontrolnou maticou a sú vedené na výstup 32 generátora 30 kontrolných bitov, odkial' sú vedené na druhý vstup 42 prepínača 40 kontrolných bitov, ktorý sa pri dekódovaní neuplatňuje a tiež na druhý vstup 52 generátora 50 příznakových bitov, na ktorého prvý vstup 51 sú přivedené kontrolně bity z vnútornej zbernice 110, na ktorú sa dostali z paměťových elementov, po vyhodnotení kontrolných bitov v generátore 50 příznakových bitov, sú na jeho výstupe 53 vygenerované příznakové bity, ktoré sú vedené na prvý vstup 71 dekódera 70 jednochyby a tiež na vstup Bl generátora BO signálov jednochyby a dvojchyby, v ktorom sa vygenerujú informácie o type chyby a tiež sa povolí činnost dekódera 70 jednochyby pri výskyte jednochyby signálom z výstupu 62 generátora 60 signálov jednochyby a dvojchyby, ktorý je přivedený na druhý vstup 72 dekódera 70 jednochyby, v ktorom sa vygeneruje pozícia chybného bitu, ktorá je definovaná signálmi z výstupu 73 dekódera 70 jednochyby, ktoré sú přivedené na druhý vstup 82 bloku 80 oprava jednochyby, v ktorom sa vykoná oprava chybného bitu na správnu úroveň a na výstup 83 bloku 80 oprava jednochyby sa dostávajú správné informačně bity pri výskyte jednochyby alebo neopravené informačně bity pri výskyte dvojchyby a tieto sú přivedené na vstup 91 registra 90 výstupných bitov a z jeho výstupu 92 sú informačně bity vedené na vnútornú zbernicu 110 a tiež na prvý vstup 101 prepínača 100 výstupných bitov, na ktorého druhý vstup 102 je přivedený výstup 2 informačných bitov z registra riadiaceho testovanie, na výstup 103 prepínača 100 výstupných bitov v stave, keď neprebieha testovanie, sú vyhradlované správné informačně bity pri výskyte jednochyby alebo neopravené informačně bity pri dvojchybe a sú přivedené na výstup 3 výstupných informačných bitov.

Dá sa povedať, že zapojenie na detekciu, lokalizáciu a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově zabezpečuje paralelné zakódovanie prenášanej informácie v samoopravnom kóde s minimálnou kódovou vzdialenosťou d = 4 tak, že k 16 informačným bitom je připojených 6 kontrolných bitov, ďalej kontrolu zakódovanej informácie porovnáním hodnoty přijatých kontrolných bitov s hodnotou novosenerovaných kontrolných bitov, detekciu i lokalizáciu a opravu jednej chyby v ktoromkolvek z 22 bitov zakódovaného slova, detekciu a signalizáciu všetkých dvojnásobných chýb.

Zapojenie može byť použité k ochraně dát zapisovaných do* a čítaných z pamati číslicového systému, například v styku so zápisníkovou alebo operačnou paměťou samočinného počítača, minipočítača, mikropočítača, kalkulačky, číslicovej telefónnej alebo meracej ústredne, dalej pri přenose dát medzi číslicovými systémami, medzi ich základnými jednotkami, medzi přídavnými zariadeniami a podobné.

Claims (1)

1. PREDMET

   Zapojenie na detekciu, lokalizáciu, a samočinná opravu jednej chyby a tiež detekciu všetkých dvojchýb v slově s dlžkou 22 bitov, kde 16 bitov představuje informačně bity a 6 bitov kontrolně bity v samoopravnom binárnom kóde s minimálnou kódovou vzdialenosťou d = 4, vyznačujúce sa tým, že výstup (1) informačných bitov je připojený na vstup (11) registra (10) vstupných bitov, ktorého výstup (12) je připojený na vnútornú zbernicu (110), na ktorú je připojený vstup (21) prijímača (20) informačných bitev, ktorého výstup (22) je připojený na vstup (31) generátora (30) kontrolných bitov a na prvý vstup (81) bloku (80)

   YNÁLEZU %

   oprava jednochyby, výstup (32) generátora (30) kontrolných bitov je připojený na druhý vstup (52) generátora (50) příznakových bitov a na druhý vstup (42) prepínača (40) kontrolných bitov, výstup (2) informačných bitov z registra riadiaceho testovanie paměťových elementov pamětajúcich si kontrolně bity je připojený na druhý vstup (102) prepínača (100) výstupných bitov a na prvý vstup (41) prepínača (40) kontrolných bitov, ktorého výstup (43) je připojený na vnútornú zbernicu (110), na ktorú je připojený tiež prvý vstup (51) generátora (50) příznakových bitov, ktorého výstup (53) je připojený na vstup (61) generátore (60) signáíov jednochyby a dvojchyby a tiež na prvý vstup (71) dekódera (70) jednochyby, na ktorého- druhý vstup (72) je připojený výstup (62) generátore (60) signáíov jednochyby a dvo-jchyby, výstup (73) dekódera (70) jednochyby je připojený na druhý vstup (82) bloku (80) oprava jednochyby, ktorého výstup (83) je připojený na vstup (91) registra (90) -výstupných bitov, ktorého- výstup (912.) je připojený na vnútornú zbernicu (110) a tiež na prvý vstup (101) prepínača (100) výstupných bitov, ktorého výstup (103) je připojený na výstup (3) výstupných informačných bitov.