CS244452B1 - Three-condition power exciter connection - Google Patents
Three-condition power exciter connection Download PDFInfo
- Publication number
- CS244452B1 CS244452B1 CS833795A CS379583A CS244452B1 CS 244452 B1 CS244452 B1 CS 244452B1 CS 833795 A CS833795 A CS 833795A CS 379583 A CS379583 A CS 379583A CS 244452 B1 CS244452 B1 CS 244452B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- circuit
- output
- control
- power
- Prior art date
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 230000005284 excitation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
Řeěení se týká zapojeni třístavového výkonového budiče. ŘeSí se jím nedostatky dosavadních integrovaných třístavových budičů, které nemají dostatečný výkon a rychlou činnost a u nichž nelze vyloučit možnost zkratu na jejich výstupu. Jeho podstata spo čívá v zapojeni řídicího obvodu výkonových členů, ochranných obvodů a případně použitého RC - Členu. Tohoto zapojení lze použít napří klad u zařízení pro testování desek s mikroprocesory a obvody s vysokým stupněm integrace a také tam, kde se používá třístavových datových sběrnic.The solution involves involving a three-state power driver. It suffers from shortcomings existing integrated tri-state drivers that don't have enough power and fast activity and for which the possibility cannot be excluded short circuit on their output. His essence in the power control circuit members, protective circuits and possibly used RC - Member. This connection can be used across for devices for testing boards with microprocessors and circuits with a high degree of integration and also where the three-state is used data buses.
Description
Vynález se týká zapojení třístavového výkonového budiče.The invention relates to a three-state power driver.
V současné době se převážně používá integrovaných třístavových budičů. Pokud se však od třístavových budičů požaduje výkon a rychlá činnost, pak dosavadní integrovaná třístavové budiče nevyhovují, et již zčásti nebo zcela. Jejich použití je dále omezeno v případech, kdy nelze vyloučit možnost zkratu na jejich výstupu.At present, the integrated three-state drivers are mainly used. If, however, the three-state drivers are required for power and fast operation, then the existing three-state drivers are not satisfactory, in part or in full. Their use is further limited in cases where the possibility of short-circuit at their output cannot be excluded.
Uvedené nedostatky odstraňuje zapojení třístavového výkonového budiče podle vynálezu, jehož podstatou je, že alespoň jeden datový vstup řídicího obvodu je připojen na příslušnou svorku datového signálu, řídicí vstup řídicího obvodu je připojen na svorku řídicího signálu, jeden z výstupů řídicího obvodu je připojen, případná přes paralelní RC - člen na ovládací vstup prvního výkonového členu a na první vstup prvního ochranného obvodu, přičemž napájecí vstup prvního výkonového členu je připojen na jednu svorku stejnosměrného napětí, kdežto jeho výstup je připojen na druhý vstup prvního ochranného obvodu, výstup prvního ochranného obvodu je připojen ne první vstup druhého výkonového členu a na svorku výstupního signálu, druhý z výstupů řídicího obvodu je připojen případně přes další paralelní RC - člen na ovládací vstup druhého výkonového členu a na první vstup druhého ochranného obvodu, přičemž výstup druhého ochranného oovodu je připojen na druhou svorku stejnosměrného napětí a výstup druhého výkonového členu je připojen na druhý vstup druhého ochranného obvodu.These drawbacks are eliminated by the wiring of the three-state power driver according to the invention, which consists in that at least one control circuit data input is connected to the respective data signal terminal, control circuit control input is connected to the control signal terminal, one of the control circuit outputs is connected parallel RC - to the control input of the first power element and to the first input of the first protection circuit, the power input of the first power element is connected to one DC terminal while its output is connected to the second input of the first protection circuit not the first input of the second power member and to the output signal terminal, the second of the control circuit outputs is connected via an additional parallel RC-member to the control input of the second power member and to the first input of the second protective the output of the second protective circuit is connected to the second DC voltage terminal and the output of the second power member is connected to the second input of the second protective circuit.
První vstup alespoň dvouvstupového obvodu typu negace logického součinu tvoří současně jeden datový vstup řídicího obvodu, kdežto jeho druhý vstup je připojen na druhý vstup dvouvstupového obvodu typu negace logického součinu a tvoří současné řídicí vstup řídicího obvodu, výstup dvouvstupového obvodu typu negace logického součinu je připojen na první vstup dvouvstupového obvodu typu negace logického součinu a na vstup prvního invertoru, jehož výstup tvoří současně první výstup řídicího obvodu, výstup dvouvstupového obvodu typu negace logického součinu je připojen na vstup druhého invertoru, jehož výstup tvoří současně druhý výstup řídicího obvodu.The first input of the at least two-input logic product negation circuit simultaneously constitutes one control input data input, while its second input is connected to the other of the two-input logic product negation input input and constitutes a simultaneous control circuit input. the first input of the two-input logic-type negation circuit and the input of the first inverter whose output constitutes the first output of the control circuit, the output of the two-input logic product negation type is connected to the input of the second inverter whose output forms the second output of the control circuit.
Ochranný obvod obsahuje tranzistor, jehož kolektor tvoří současně případně s diodou v sérii ovládací vstup ochranného obvdu, zatímco emitor je připojen přes paralelní kombinaci odporu a kondenzétoru na bázi a tvoří současně výstup ochranného obvodu, přičemž béze tvoří současně napájecí vstup ochranného obvodu.The protective circuit comprises a transistor, the collector of which, concurrently with the diode in series, forms the control input of the protective circuit, while the emitter is connected via a parallel resistor / capacitor-based combination and simultaneously forms the output of the protective circuit.
Výhodou zapojení třístavového výkonového budiče je jeho jednoduchost, zesílené signály mají minimální zpoždění a je zajištěna jeho ochrana proti zkratu mezi jeho výstupem a zemnící svorkou, případně svorkou kladného napětí.The advantage of connecting a three-state power driver is its simplicity, the amplified signals have a minimum delay and its protection against short-circuit between its output and the ground terminal or positive voltage terminal is ensured.
Příklady zapojeni třístavového výkonového budiče podle vynálezu jsou znázorněny na připojených výkresech, na nichž obr. 1 představuje blokové schéma zapojení, obr. 2 podrobné schéma zapojení.Examples of wiring of the three-state power driver according to the invention are shown in the accompanying drawings, in which Fig. 1 is a block diagram;
První datový vstup 101 řídicího obvodu i (obr. I) je připojen na první svorku 21 datového signálu, druhý datový vstup 102 řídicího obvodu 1 je připojen na druhou svorku 22 datového signálu a třetí detový vstup 121 řídicího obvodu 1 je připojen na třetí svorku 7.3 datového signálu.The first data input 101 of the control circuit 1 (FIG. 1) is connected to the first data signal terminal 21, the second data input 102 of the control circuit 1 is connected to the second data signal terminal 22 and the third detector input 121 of the control circuit 1 is connected to the third terminal 7.3. data signal.
Sídicí vstup 104 řídicího obvodu 1 je připojen na svorku 21 řídicího signálu. První výstup 105 řídicího obvodu 1 je připojen na ovládací vstup 2fll prvního výkonového členu 2 pro buzení úr vně logické jedničky a na první vstup A01 prvního ochranného obvodu £·The control input 1 control input 104 is connected to the control signal terminal 21. The first output 105 of the control circuit 1 is connected to the control input 2f11 of the first power element 2 for driving the logic one and to the first input A01 of the first protective circuit 60.
První výstup 105 řídicího obvodu 1 může být na ovládací vstup 221 prvního výkonového členu 2 8 na první vstup 401 prvního ochranného obvodu 1 případně připojen přes neznézornoný paralelní RC - člen.Alternatively, the first output 105 of control circuit 1 may be connected to control input 221 of first power member 28 to first input 401 of first protective circuit 1 via a non-illustrated parallel RC member.
Napájecí vstup 202 prvního výkonového členu i je připojen na svorku £1 kladného napětí, kdežto jeho výstup 203 je připojen na druhý vstup 402 prvního ochranného obvodu 4. Výstup 403 prvního ochranného obvodu 4 j® připojen na první vstup 302 druhého výkonového Sienu 2 pro buzení úrovně logické nuly a na svorku 82 výstupního signálu.The power input 202 of the first power member 1 is connected to the positive voltage terminal 41, while its output 203 is connected to the second input 402 of the first protective circuit 4. The output 403 of the first protective circuit 4 is connected to the first input 302 of the second power logic zero level and to the output signal terminal 82.
Druhý výstup 106 řídicího obvodu i je připojen na vstup 601 paralelního RC - členu, jehož výstup 602 je připojen na ovládací vstup 301 druhého výkonového členu i a na první vstup 501 druhého ochranného obvodu 2·The second output 106 of the control circuit i is connected to the input 601 of the parallel RC member whose output 602 is connected to the control input 301 of the second power member i and to the first input 501 of the second protective circuit 2.
Výstup 503 druhého ochranného obvodu 2 je připojen na svorku £2 záporného napětí.The output 503 of the second protective circuit 2 is connected to the negative voltage terminal 52.
Výstup 303 druhého výkonového členu 2 je připojen na druhý vstup 502 druhého ochranného obvodu 2·The output 303 of the second power member 2 is connected to the second input 502 of the second protective circuit 2.
V podrobném schématu podle obr. 2 první vstup Styřvstupového obvodu 11 typu negace logického součinu tvoří současná první datový vstup 10-1 řídicího obvodu 1, druhý vstup Styřvstupového obvodu JJ, typu negace logického součinu tvoři současná druhý datový vstup 102,řídicího obvodu 1, třetí vstup Styřvstupového obvodu 11 typu negace logického součinu tvoří současně třetí datový vstup 103 řídicího obvodu 1·In the detailed diagram of FIG. 2, the first input of the logical product negation 4 input type 11 constitutes the current first data input 10-1 of the control circuit 1, the second input of the logical product negation 4 input type 11 forms the current second data input 102, the control circuit 1, third the input of the logic product negation of the input 4 of the input circuit 11 constitutes simultaneously the third data input 103 of the control circuit 1;
Výstup Styřvstupového obvodu 11 typu negace logického součinu je připojen na první vstup dvouvstupového obvodu typu negace logického součinu a na vstup prvního invertoru 12, jehož výstup je připojen na anodu diody 41, na bázi prvního tranzistoru 22 a přes první odpor 21 na kolektor prvního tranzistoru 22. jenž je připojen na svorku 81 kladného napětí.The output of the 4-input logic-type negation circuit 11 is connected to the first input of the 2-input logic-negation type input and the input of the first inverter 12, the output of which is connected to the diode 41, based on the first transistor 22 and through the first resistor 21 to the collector which is connected to the positive voltage terminal 81.
Druhý vstup dvouvstupového obvodu 12 typu negace logického součinu je připojen na čtvrtý vstup Styřvstupového obvodu H typu negace logického součinu a tvoří současně řídicí vstup 104 řídicího obvodu J,.The second input of the two-input logic-type negation circuit 12 is connected to the fourth input of the logic-product negation-type four-input circuit H and simultaneously form the control input 104 of the control circuit J1.
Výstup dvouvstupového obvodu 12 typu negace logického součinu je připojen na vstup druhého invertoru 14, jehož výstup je připojen přes paralelní RC - člen £ tvořený druhým odporem &1 a prvním kondenzátorem £2 na kolektor čtvrtého tranzistoru 21 a na bázi druhého tranzistoru 21.The output of the two-input logic product negation circuit 12 is connected to the input of the second inverter 14, the output of which is connected via a parallel RC-member formed by the second resistor 42 and the first capacitor 52 to the collector of the transistor 21 and based on the second transistor 21.
Katoda diody je připojena na kolektor třetího tranzistoru 42. jehož emitor je při* pojen jednak přes paralelní kombinaci třetího odporu 43 a druhého kondensátoru 44 na bázi třetího tranzistoru 42. a ne emitor prvního tranzistoru 22. jednak na kolektor druhého tranzistoru 21 a na svorku 82 výstupního(signálu.The diode cathode is connected to the collector of the third transistor 42, whose emitter is connected via a parallel combination of the third resistor 43 and the second capacitor 44 based on the third transistor 42 and not the emitter of the first transistor 22 and the collector of the second transistor 21. output (signal.
Emitor čtvrtého tranzistoru 21 je připojen jednak přes paralelní kombinaci čtvrtého odporu 22 a třetího kondensátoru 22 na bázi čtvrtého tranzistoru 21 a na emitor druhého tranzistoru 21, jednak na svorku §3 záporného napětí.The emitter of the fourth transistor 21 is connected via a parallel combination of the fourth resistor 22 and the third capacitor 22 based on the fourth transistor 21 and to the emitter of the second transistor 21, and to the negative voltage terminal 34.
Datové signály se přivádějí na první až třetí svorku 71 až 73 datového signálu, například z procesoru. Je možné, aby řídicí obvod 1 měl pouze jednu svorku datového signálu.The data signals are applied to the first to third data signal terminals 71 to 73, for example from a processor. It is possible for the control circuit 1 to have only one data signal terminal.
V konkrétním případě je nutné provádět výběr tím, že datové signály, které nechceme přenášet, se převedou do úrovně logické jedničky.In the specific case, it is necessary to make a selection by converting the data signals that we do not want to transmit to the logical one.
Po přivedení řídicího signálu, například z procesoru, na svorku 74 řídicího signálu, a sice o úrovni logické nulyobjeví se na výstupech 105 a 106 řídicího obvodu 1 úrovně logické nuly a výsledkem je, že oba výkonové členy 2 a 2 jsou uzavřeny.Upon applying a control signal, for example from a processor, to a logic zero level control signal terminal 74, logic zero level control outputs 105 and 106 appear, resulting in both power members 2 and 2 being closed.
Na svorce £2 výstupního signálu, připojené například na obousměrnou sběrnici, se objeví stav vysoká impedance, to je třetí stav. Je-li na svorku lí řídicího signálu přiveden řídicí signál o úrovni logická jedničky a má-li datový signál úroveň logické nuly g nn výstupu 105 řídicího obvodu 1 úroveň logické nuly a na výstupu 106 úroveň logické jedničky a na svorce 22 výstupního signálu se objeví úroveň logické nuly.A high impedance state, i.e., a third state, appears at the terminal 64 of the output signal, connected, for example, to a bidirectional bus. If a logic 1-level control signal is applied to control signal terminal 11 and the data signal has logic zero level gnn of control circuit 1 output 105, logic zero level and logical one level at output 106 and the output signal level 22 appears at terminal 22 of the output signal logic zeros.
Je-li stejně jako v předcházejícím případě, na svorku 74 řídicího signálu přiveden řídicí Signál o úrovni logické jedničky a má-li datový signál úroveň logické jedničky, objeví se na svorce 62 výstupního signálu úroveň logické jedničky.If, as in the previous case, a logic 1 level control signal is applied to the control signal terminal 74, and a logic one level is present at the data signal terminal 62, the logic one level appears at the output signal terminal 62.
Je-li na svorce 22 výstupního signálu stav vysoké impedace, to je třetí stav, a mezi ní a svorkou 81 kladného napětí, nebo svorkou 22 záporného napětí, vznikne zkrat, ochranné obvody £ a 2 se neuplatní, avšak oba výkonové členy 2 a 2 nejsou ohroženy.If there is a high impedance state at terminal 22 of the output signal, i.e., a third state, and a short circuit occurs between it and the positive voltage terminal 81 or the negative voltage terminal 22, the protective circuits 4 and 2 do not apply, but both power elements 2 and 2. are not endangered.
Je-li na svorce 22 výstupního signálu buzena úroveň logické jedničky a vznikne zkrat mezi ní a svorkou 21 kladného napětí, uplatní se ochranný obvod 4 a na kolektoru a emitoru , tranzistoru 22 se objeví napětí stejné jako na svorce 21 kladného napětí.If the logic 1 level is energized at the output signal terminal 22 and a short circuit occurs between it and the positive voltage terminal 21, the protective circuit 4 is applied and the same voltage is applied to the collector and emitter transistor 22 as the positive voltage terminal 21.
K jeho poškození tedy nedojde. Vznikne-li zkrat mezi svorkou 82 výstupního signálu a svorkou 22 záporného napětí, tranzistor 22 je otevřen a úbytek napětí na odporu £2 otevře tranzistor 42. čímž se přes diodu 41 omezí buzení tranzistoru 22 a tím se omezí jeho emitorový proud na stanovenou hodnotu.It will not be damaged. If a short circuit occurs between the output signal terminal 82 and the negative voltage terminal 22, the transistor 22 is opened and the voltage drop across resistor 52 opens transistor 42, thereby limiting transistor 22 excitation through the diode 41 and thereby limiting its emitter current to a predetermined value.
Je-li na svorce 82 výstupního signálu buzena úroveň logické nuly a vznikne-li zkrat mezi svorkou 82 výstupního signálu a svorkou 21 kladného napětí, uplatní se ochranný obvodIf the logic zero level is energized at the output signal terminal 82 and a short circuit occurs between the output signal terminal 82 and the positive voltage terminal 21, a protective circuit applies.
Tranzistor 21 je otevřen, proud teče přes tento tranzistor 11 a na odporu 52 vznikne úbytek napětí, který otevře tranzistor 51·Transistor 21 is open, current flows through this transistor 11, and a voltage drop occurs at resistor 52, which opens transistor 51.
Tím se omezí buzení tranzistoru 31 a jeho emitorový proud, takže k jeho poškození nedojde. Vznikne-li zkrat mezi svorkou 82 výstupního signálu a svorkou 22 záporného napětí, tranzistor 31 je otevřen a na jeho kolektoru a emitoru je stejný potenciál, takže k jeho poškození nedojde.This limits the excitation of the transistor 31 and its emitter current so that it is not damaged. If a short circuit occurs between the output signal terminal 82 and the negative voltage terminal 22, the transistor 31 is open and has the same potential on its collector and emitter, so that it is not damaged.
Dioda 41 zabraňuje vzniku inverzního režimu u tranzistoru 42, pokud je na svorce 22 výstupního signálu třetí stav. Odpor 21 zvyšuje buzeni tranzistoru 22 a může v některých případech odpadnout.The diode 41 prevents an inverse mode of transistor 42 when the third state of the output signal terminal 22 is present. The resistor 21 increases the excitation of the transistor 22 and may in some cases be omitted.
RC - člen omezuje buzení tranzistoru 21 a ®6že v některých případech odpadnout. Podobný paralelní RC - člen může být zařazen do série s výstupem 105 řídicího obvodu 1.The RC-member limits the excitation of the transistors 21 and 6 in some cases. A similar parallel RC member may be connected in series with the output 105 of the control circuit 1.
Uvedeného zapojení lze požít například u zařízení pro testování desek s mikroprocesory a obvody s vysokým stupněm integrace. Také všude tam, kde se používá třístavových datových sběrnic.This connection can be used, for example, in devices for testing boards with microprocessors and circuits with a high degree of integration. Also wherever three-state data buses are used.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833795A CS244452B1 (en) | 1983-05-26 | 1983-05-26 | Three-condition power exciter connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833795A CS244452B1 (en) | 1983-05-26 | 1983-05-26 | Three-condition power exciter connection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS379583A1 CS379583A1 (en) | 1984-05-14 |
| CS244452B1 true CS244452B1 (en) | 1986-07-17 |
Family
ID=5379074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS833795A CS244452B1 (en) | 1983-05-26 | 1983-05-26 | Three-condition power exciter connection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS244452B1 (en) |
-
1983
- 1983-05-26 CS CS833795A patent/CS244452B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS379583A1 (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987319A (en) | Programmable input/output circuit and programmable logic device | |
| US4178620A (en) | Three state bus driver with protection circuitry | |
| EP0608786B1 (en) | Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads | |
| EP0485102B1 (en) | Bus driver circuit | |
| US4682047A (en) | Complementary metal-oxide-semiconductor input circuit | |
| JPS60112320A (en) | Tri-state gate protection method | |
| EP0621692B1 (en) | Overvoltage protection circuitry | |
| EP0097779A1 (en) | Logic circuit | |
| JPS6347285B2 (en) | ||
| US4540904A (en) | Tri-state type driver circuit | |
| US4749886A (en) | Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate | |
| US5089723A (en) | CMOS-based pseudo ECL output buffer | |
| US4943740A (en) | Ultra fast logic | |
| JP3436400B2 (en) | Semiconductor integrated circuit device | |
| US20020070751A1 (en) | Failsafe interface circuit with extended drain services | |
| CS244452B1 (en) | Three-condition power exciter connection | |
| US6363505B1 (en) | Programmable control circuit for grounding unused outputs | |
| JP3275570B2 (en) | Semiconductor integrated circuit | |
| JP2760017B2 (en) | Logic circuit | |
| US3073970A (en) | Resistor coupled transistor logic circuitry | |
| US7196556B1 (en) | Programmable logic integrated circuit devices with low voltage differential signaling capabilities | |
| US7215149B1 (en) | Interface circuitry for electrical systems | |
| JP2767911B2 (en) | Pull-up / pull-down input circuit | |
| JP3869073B2 (en) | Symmetric selector circuit for event logic | |
| JP3111651B2 (en) | Semiconductor integrated circuit device |