CS244030B1 - Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí - Google Patents

Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí Download PDF

Info

Publication number
CS244030B1
CS244030B1 CS846929A CS692984A CS244030B1 CS 244030 B1 CS244030 B1 CS 244030B1 CS 846929 A CS846929 A CS 846929A CS 692984 A CS692984 A CS 692984A CS 244030 B1 CS244030 B1 CS 244030B1
Authority
CS
Czechoslovakia
Prior art keywords
input
circuit
bus
data
output
Prior art date
Application number
CS846929A
Other languages
English (en)
Other versions
CS692984A1 (en
Inventor
Jan Bydzovsky
Jiri Vitinger
Gert Ullrich
Original Assignee
Jan Bydzovsky
Jiri Vitinger
Gert Ullrich
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jan Bydzovsky, Jiri Vitinger, Gert Ullrich filed Critical Jan Bydzovsky
Priority to CS846929A priority Critical patent/CS244030B1/cs
Publication of CS692984A1 publication Critical patent/CS692984A1/cs
Publication of CS244030B1 publication Critical patent/CS244030B1/cs

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Zapojení několika počítačů nebo mikropočítačů oro spolupráci s pomocnou sběrnicí svpřipojenými obvody, kterými mohou být pamět libovolného typu a analogově číslicové, popř. číslicově analogové převodníky. Spolupráce je zprostředkována komunikačním obvodem, který spojuje každý mikropočítač s pomocnou sběrnicí. Komunikační obvod je tvořen datovým, adresovým a řídicím oddělovacím obvodem, adresovým dekodérem, klopnými obvody a zpoždovacím, tvarovacím a součinovým obvodem, V případě, že o komunikaci se společnou sběrnici žádá současně více mikropočítačů, prioritní dekodér předepisuje některým z nich vyšší prioritu. V zapojeni je možné při paralelní spolupráci volit okamžik snímáni, tedy i převodu vstupních veličin.

Description

Vynález ae týká zapojeni mikropočítačů pro spolupráci s pomocnou sběrnicí, sestávající z nejméně dvou mikropočítačů, prioritního dekodéru · pomocné sběrnice s připojenými obvody, kterými mohou být parně t libovolného typu, a analogově číslicové, popřípadě číslicově analogové převodníky.
Technické řeěení spolupráce několika mikropočítačů se společnou pamětí není z dostupných pramenů dosud známá· V Dřípadě spojeni s analogově číslicovým převodníkem je spolupráce několika mikropočítačů nebo počítačů možná.
Tento způsob řeSení je znám. Jeho nevýhodou však je, že analogově číslicový převodník převádí trvale, není synchronizovaný, tedy i okamžik snímání analogových veličin nelze volit. Tento převodník je zapojen jako asynchronní periferie mikropočítače.
Uvedené nevýhody odstraňuje zapojení podle předloženého vynálezu, kdy je možné při paralelní spolupráci volit okamžik snímání a tedy i převodu vstupních veličin a jeho podstata spočívá v tom, že komunikační obvod sestává z adresového dekodéru, který je spojen a adresovou sběrnici mikropočítače, s nimi je adresový dekodér spojen dále prostřednictvím signálového vstupu čtení dat, signálového vstupu zápis dat a vstupu Dro synchronizační signál.
Signálový vstup čtení dat a signálový vstup zápis dat komunikačního obvodu je přes řídicí oddělovací obvod přioojen na signálový vstup čtení dat a signálový vstup zápisu dat pomocné sběrnice. Adresová sběrnice dílčího mikropočítače je přes adresový oddělovací obvod, který je paralelně spojen se signálovým vstupem čtení dat a signálovým vstupem zápis dat adresového dekodéru, spojena s adresovými vodiči pomocné sběrnice.
První výstup adresového dekodéru je spojen s prioritním dekodérem, jehož výstup je paralelně spojen se vstupem zpožáovacího obvodu, s prvním vstupem monostabilního klopného obvodu, s třetím vstupem řídicího oddělovacího obvodu, se vstupem adresového oddělovacího obvodu a se vstupem datového oddělovacího obvodu, který je jednou stranou spojen s datovou sběrnicí dílčího mikropočítače a druhou stranou s datovými vodiči pomocné sběrnice.
Výstup informačního signálu pomocné sběrnice je paralelně spojen s druhým vstupem monostabilního klopného obvodu a se vstupem tvarovacího obvodu, jehož výstup je připojen na první vstup součinového obvodu, na jehož druhý vstup je připojen výstup zpožáovacího obvodu.
Výstuo součinového obvodu, spojený s výstupem monostabilního klopného obvodu, je spojen s nulovacím vstupem klopného obvodu, jehož nastavovací vstup je spojen s druhým výstupem adresového dekodéru. Výstup klopného obvodu je spojen se vstupem informačního signálu dílčího mikropočítače.
Obvodové zapojení, které umožňuje spolupráci pouze jednoho počítače s pomocnou sběrnicí je znázorněno na přiloženém výkresu.
Mikropočítače nebo počítače jsou označeny Ml-Mk. pomocná sběrnice PS. K této pomocné sběrnici PS jsou připojeny obvody APM. které mohou být tvořeny pamětí libovolného typu a převodníky analogově číslicovými, popřípadě číslicově analogovými. Pomocná sběrnice PS je tvořena adresovými vodiči AS, datovými vodiči PS a vodiči řídicích signálů, kterými jsou podle předmětu vynálezu signál zápis dat WR, čtení dat RD a informační signál RDY. podávající informaci o připravenosti připojených obvodů APM pomocné sběrnice PS ke spolupráci.
Mezi mikropočítače M1-Mk a pomocnou sběrnici PS jsou zapojeny komunikační obvody KD1 -KDk. které spojují každý z ijikropočítačů Ml -Mk s pomocnou sběrnicí PS a přes tyto obvody probíhá veškerý přenos dat.
Adresový dekodér ADI komunikačního obvodu KD1 je spojen s adresovou sběrnicí AS1 mikro3 počítače Ml. s nímž je dále spojen prostřednictvím signálového vstupu RDI čtení dat, signálového vstupu WR1 zápis det a vstupu pro synchronizační signál SY1. Signálový vstup RD1 čtení dat a signálový vstup WR1 zápis dat komunikačního obvodu KD1 je přes řídicí oddělovací obvod 01 připojen na signálový vstup RD čtení dat a signálový vstup WR zápis dat pomocné sběrnice 28Adresová sběrnice AS1 dílčího mikropočítače Ml je přes adresový oddělovací obvod V1 . který je paralelně spojen se signálovým vstupem RDI čtení dat a signálovým vstupem WR1 zápis dat adresového dekodéru AD1 spojena s adresovými vodiči AS pomocné sběrnice PS.
První výstup adresového dekodéru AS1 je spojen s prioritním dekodérem PD. jehož výstup je paralelně spojen se vstupem zpožáovacího obvodu 31 . s prvním vstupem monostabilního klopného obvodu NI . s třetím vstupem řídicího oddělovacího obvodu OL, se vstupem adresového oddělovacího obvodu V1 a se vstupem datového oddělovacího obvodu D1. který je jednou stranou spojen s datovou sběrnicí PSI.dílčího mikropočítače Ml a druhou stranou s datovými vodiči PS pomocné sběrnice PS.
Výstup informačního signálu RDY pomocné sběrnice PSi.je paralelně spojen s druhým vstupem monostabilního klopného obvodu NI, a se vstupem tvarovacího obvodu BL· Jeho výstup je připojen na první vstup součinového obvodu SJ>, na jehož druhý vstup je připojen výstup zpožSovacího obvodu 31. Výstup součinového obvodu S1. spojený s výstupem monostabilního klopného obvodu N1 . je spojen s nulovacím vstupem R klopného obvodu K£, jehož nastavovací vstup £ je spojen s druhým výstupem adresového dekodéru AD1. Výstup klopného obvodu K1 je spojen se vstupem informačního signálu RDY1 dílčího mikropočítače ML·
V případě, že o spolupráci s připojenými obvody APM pomocné sběrnice PS žádá mikropočítač ML, je vysílaná neadresové sběrnice AS1 mikropočítače Ml odpovídající adresa. V adresovém dekodéru AD1 se adresa vyhodnotí spolu s řídicími signály mikopočítače ML, kterými jsou signál zápis dat WR1. signál čtení dat RDI a synchronizační signál SY1.
Pomocné sběrnici PS je vyhrazena určitá oblast adres, která je pro všechny mikropočítače Ml-Mk společná. Je-li z mikropočítače Ml vysílaná na adresovou sběrnici AS1 adresa připojených obvodů APM pomocné sběrnice PS a je požadováno čtení nebo zápis dat, vyhodnotí se tento požadavek v adresovém dekodéru AD1 a komunikační obvod KD1 vysílá signál požadavku na komunikaci KR1.
Současně je z adresového dekodéru ADI. vyslán signál, který je přiveden na nastavovací vstup S klopného obvodu K1. který se překlopí a do mikropočítače Ml je vysílán informační signál RDY1 takové napětové úrovně, která odpovídá stavu nepřipravenosti obvodu, do kterého se zapisuje nebo se čte.
Odpovídající napělová úroveň zastaví činnost mikropočítače ML, do té doby, než bude klopný obvod K1 překlopen zpět do výchozího stavu. Signál požadavku na komunikaci KR1 je přiveden na prioritní dekodér PD, který vyhodnotí žádost o komunikaci a v případě, že s pomocnou sběrnicí PS nespolupracuje jiný mikropočítač Ml-Mk. je vyslán z prioritního dekodéru PD signál KP1. který povoluje komunikaci mikropočítače M1 s připojenými obvody APM pomocné sběrnice PS.
Signál povolení komunikace KP1 je přiveden na obousměrný datový oddělovací obvod DL, adresový oddělovací obvod VI a řídicí oddělovací obvod OL· Oddělovací obvody oddělují sběrnici mikropočítače M1 od pomocné sběrnice PS a v případě, kdy není povolena komunikace, jaou v tzv. třetím stavu nebo-li ve stavu vysoké impedance.
Signál povolující komunikaci KP1 tedy otvírá tyto oddělovací obvody a jsou naadresovány příslušné obvody APM pomocné sběrnice PS. Obvody APM. které jsou připojeny k pomocné sběrnici PS jsou většinou pomalé, pracují daleko pomaleji než obvody vlastího mikropočítače Ml.
Například po neadresování analogově číslicového převodníku probíhá převod po dobu několika desítek mikrosekund.
Po neadresování pomocné sběrnice PS je vysílán informační signál RDY dávající informaci o činnosti neadresovaného obvodu. Informační signál RDY pomocné sběrnice PSZje zpracován ve tvarovacím obvodu Bl . Signál o povolení komunikace KP1 se z prioritního dekodéru PD přivádí na zpožďovací obvod Zl. který má nastavitelná zpoždění tak, aby signál o povolení komunikace KP1 byl na vstupu zpožďovacího obvodu Zl později než signál z tvarovačího obvodu Bl na prvním vstupu součinového obvodu S1.
V případě, že jsou na vstupu součinového obvodu S1 signály povolující komunikaci KP1 a informační signál RDY o tom, že příslušný připojený obvod ÁPM pomocná sběrnice PS je připraven pro komunikaci - lze do něj zapisovat nebo z něj číst - je na výstupu součinového obvodu S1 signál, který nuluje klopný obvod K1. v důsledku čehož se mění napětí na jeho výstupu a mikropočítač M1 může uskutečnit mezi pomocnou sběrnicí PS a dále pokračovat v činnosti.
Signál o povolení komunikace KP1 se přivádí také na vstup monostabilního klopného obvodu Ni. jehož doba kmitu je nastavena větší, než je nejdelší doba, po kterou pracuje nejpomalejší připojený obvod APM na pomocné sběrnici PS.
Tento monostabilní klopný obvod Ni, vlastně vytváří zálohový nulovací impuls pro klopný obvod K1. který zajistí, že v případě poruchy nebo rušení, kdy z pomocné sběrnice PS nebude vyslán informační signál RDY o připravenosti ke komunikací, se činnost mikropočítače Ml nezastaví.
Informační signál RUY pomocné sběrnice PS je přiveden na nulovací vstup R monostabilního klopného obvodu NI. a v případě, že je tento multivibrátor spuštěn, vrací jej do výchozího stavu.
O komunikaci se společnou sběrnicí PS může žádat současně více mikropočítačů Ml-Mk.
O tom, jak této žádosti bude vyhověno, rozhoduje prioritní dekodér PD. který některým mikropočítačům M1 -Mk předepisuje vyšší prioritu. To znamená, že tyto mikropočítače Ml-Mk jsou obslouženy ořednostně.

Claims (1)

  1. Zapojení mikropočítačů pro spolupráci s pomocnou sběrnicí sestávající z alespoň dvou mikrooočítačů, prioritního dekodéru a pomocné sběrnice s připojenými obvody, kterými mohou být pamět libovolného typu a analogově číslicová, popřípadě číslicově analogové převodníky, vyznačené tím, že komunikační obvod (KDl-KDk) sestává z adresového dekodéru (ADI), který je spojen s adresovou sběrnicí (ASI) mikropočítače (Ml), s nímž je adresový dekodér (ADI) dále spojen prostřednictvím signálového vstupu (RDI) čtení dat, signálového vstupu (WR1) zápisu dat a vstupu pro synchronizační signál (SY1), přičemž signálový vstup (RDI) čtení dat a signálový vstup (WR1) zápis dat komunikačního obvodu (KD1) je přes řídicí oddělovací obvod (01) připojen na signálový vstup (RD) čtení dat a signálový vstup (WR) zápis dat pomocné sběrnice (PS), adresová sběrnice (ASI) dílčího mikropočítače (M1) je přes adresový oddělovací obvod (VI), který je paralelně spojen ae signálovým vstupem (RDI) čtení dat a signálovým vstupem (WR1) zápis dat adresového dekodéru (ADI), spojen z adresovými vodiči &AS) pomocné sběrnice (PS), první výstup adresového dekodéru (AD1) je spojen s prioritním dekodérem (PD), jehož výstup je paralelně spojen se vstupem zpožďovacího obvodu (Zl), s prvním vstupem monostabilního klopného obvodu (N1), s třetím vstupem řídicího oddělovacího obvodu (01), se vstupem adresového oddělovacího obvodu (VI) a se vstupem datového oddělovacího obvodu (Dl),který je jednou stranou spojen s datovou sběrnicí (DS1) dílčího mikropočítače (Ml) a druhou stranou s datovými vodiči (DS) pomocné sběrnice (PS), výstup informačního sig5 nálu (RDY) pomocné sběrnice (PS) je paralelně spojen s druhým vstupem monostabilního klopného obvodu (NI) a se vstupem tvsrovacího obvodu (B1), jehož výstup je připojen na první vstup součinového obvodu (S1), na jehož druhý vstup je připojen výstup zpož5ovacího obvodu (Z1), výstup souěinového obvod (S1), spojený s výstupem monostabilního klopného obvodu (NI), je spojen s nulovacím vstupem (R) klopného obvodu (K1) jehož nastavovací vstup (S) je spojen s druhým výstupem adresového dekodéru (AD1), přičemž výstup klopného obvodu (K1) je spojen se vstupem informačního signálu (RDY1) dílčího mikropočítače (Ml).
CS846929A 1984-09-14 1984-09-14 Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí CS244030B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS846929A CS244030B1 (cs) 1984-09-14 1984-09-14 Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS846929A CS244030B1 (cs) 1984-09-14 1984-09-14 Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí

Publications (2)

Publication Number Publication Date
CS692984A1 CS692984A1 (en) 1985-09-17
CS244030B1 true CS244030B1 (cs) 1986-07-17

Family

ID=5417454

Family Applications (1)

Application Number Title Priority Date Filing Date
CS846929A CS244030B1 (cs) 1984-09-14 1984-09-14 Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí

Country Status (1)

Country Link
CS (1) CS244030B1 (cs)

Also Published As

Publication number Publication date
CS692984A1 (en) 1985-09-17

Similar Documents

Publication Publication Date Title
US5826048A (en) PCI bus with reduced number of signals
KR100604835B1 (ko) 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US20020194418A1 (en) System for multisized bus coupling in a packet-switched computer system
US7743186B2 (en) Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US7769933B2 (en) Serialization of data for communication with master in multi-chip bus implementation
GB2123189A (en) Communication between computers
US5673397A (en) FIFO queue having replaceable entries
US5544351A (en) Digital signal processing system utilizing relatively slower speed memory
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
CS244030B1 (cs) Zapojení mikropočítačů pro spolupráci s pomocnou sbčrnicí
US5278803A (en) Memory column address strobe buffer and synchronization and data latch interlock
CN1856835A (zh) 同步的ram存储电路
KR100265550B1 (ko) 버스제어기를갖는데이타프로세서
US5453983A (en) Port controller
CN219574740U (zh) 一种多主机主板及服务器
EP0063140A1 (en) Data communication bus structure
TWI847719B (zh) 具有時脈閘控機制的資料傳輸裝置以及資料傳輸方法
EP1039475B1 (en) Address and data transfer circuit
WO2004003758A1 (ja) 方向性結合式バスシステム
JP2754885B2 (ja) Cpu出力データ制御回路
JPH02123594A (ja) 2ポートram
KR910000184B1 (ko) 마이크로 프로세서간의 이중으로 할당된 램의 고속억세스 중재 제어시스템 및 그 방법
JP3201490B2 (ja) 時分割多重装置
JPS6336428Y2 (cs)