CS243042B1 - Zapojení napěťového adaptéru - Google Patents

Abstract

Cílem řešení je^vytvořit jednoduché zapojení, jež odstraňuje nerozhodný stav na výstupu linkového přijímače a dociluje, aby hodnoty vstupních napétí pro linkové přijímače ležely na hranici rozlišovací schopnosti. Uvedeného cíle se dosáhne zapojením, v němž první xetup obvodu k realizaci funkce c = a.b tvoří současné první vstup zapojení, kdežto jeho druhý vstup tvoří současně druhý vstup gapojení a jeho výstup je připojen alespoň na jeden ze dvou logických vstupů budiče signálu. První a druhý hradicí vstup budiče signálu,případně dále zbývající ze dvou logických vstupů tvoří současně třetí vstup zapojení. První výstup budiče signálu je připojen přes první odpor na nulový potenciál a tvoří současně první výstup zapojeňí, kdežto jeho druhý výstup je připojen přes druhý odpor ne nulový potenciál a tvoří současně druhý výstup zapojení. Zapojení lze použít pro testování obvodů s linkovými přijímači velkokapacitních diskových pamětí, jakož i obdobných obvodů s linkovými přijímači jiných zařízení pro elektronické počítače.

Description

Vynález se týká zapojení napětového adaptéru.

Při zpracování číslicových signálů v zařízeních na zpracováni informací se pro převádění úrovní na interfejsových linkách na úroveň ITL používá linkových přijímačů, tvořených zpravidla koaparátory napětí s výstupem na úrovni TTL.

Vstupní napětí linkového přijímače se vztahuje na neinvestující vstup. Při kladném vstupním napětí ϋ,φ > 25 mV je na výstupu přijímače úroveň logické jedničky, při záporném vstupním napětí Ujq< -25 aV úroveň logické nuly.

Při vstupním napětí v rozsahu daném vztahem -25 aV < U,q < 25 mV je na výstupu linkového přijímače nerozhodný stav, co se ve skutečnosti projevuje kmitáním. Obvody takovýchto zařízení, uspořádané na deskách s plošnými spoji, se přezkušují testéry, jež se připojují ke konektorům těchto desek.

Při použiti známých testérů a úplného testu generovaného pomocí simulace na modelu desky, obsahuje tento test kombinace, které na skutečné desce vyvolávání nerozhodný stav na výstupu linkového přijímače.

Tento nežádoucí nerozhodný stav může dále nastat při postupném nastavování vstupních hodnot testu, kdy po určitý časový interval jsou oba vstupy linkového přijímače nastaveny na stejnou logickou hodnotu. Tento stav je vyhodnocován testéry jako chybový.

Uvedené nevýhody odstraňuje zapojení napětového adaptéru podle vynálezu, jehož podstatou. je, že první vstup obvodu k realizaci funkce c ³ a.? tvoří současně první vstup zapojení, kdežto jeho druhý vstup tvoří současně druhý vstup zapojení a jeho výstup je připojen alespoň na jeden ze dvou logicech vstupů budiče signálu, jehož první a druhý hradicí vstup, případně dále zbývající ze dvou logických vstupů toří současně třetí vstup zapojení, první výstup budiče signálů tvoří současně první výstup zapojeni, kdežto jeho druhý výstup tvoří současně druhý výstup zapojení.

Výhodou napětového adaptéru podle vynálezu je jeho jednoduchost, déle odstranění nerozhodného stavu na výstupu linkového přijímače a konečně hodnoty vstupních napětí pro linkové přijímače leží na hranici rozlišovací schopnosti.

Příklad zapojení napětového adaptéru podle vynálezu je znázorněn na připojeném výkrese, na němž obr. 1 představuje schéma zapojení a obr. 2 tabulku logické funkce c = a.b.

Vstup invertoru XX tvoří současně první vstup 1 zapojení pro připojení na neznázorněný testér (obr. 1). Výstup invertoru XX je připojen na první vstup obvodu χχ typu negace logického součtu, jehož druhý vstup tvoří současně druhý vstup X zapojení pro připojení na testér.

Výstup obvodu 20 typu negace logického součtu je připojen na první a druhý logický vstup XX, XX budiče XX signálu, jehož první a druhý hradící vstup XX a X£ tvoří současně třetí vstup X zapojení pro připojeni na neznázorněný zdroj úrovně logická jedničky. První výstup XXX budiče XX signálu je připojen přes první odpor XX na nulový potenciál a tvoří současně první výstup XX zapojení pro připojení na neznázorněný linkový přijímač.

Druhý výstup Q32 budiče XX signálu je připojen přes .druhý odpor 50 na nulový potenciál e tvoří současně druhý výstup XX zapojení pro připojení na linkový přijímače ínvertor XX a obvod χχ typu negace logického součinu realizují funkci c · a.b a mohou být nahrazeny i jiným obvodem, jenž tuto funkci realizuje. V alternativním provedení js výstup obvodu ££ typu negace logického součtu připojen na jeden ze dvou logických vstupů 31, 3i budiče ££ signálu, přičemž zbývající ze dvou jeho logických vstupů £1, ££ je připojen na zdroj úrovně logické jedničky.

Zapojení napěťového adaptéru lze uspořádat na zvláštní desce s plošnými spoji, jež se při testování zapojuje mezi testér a linkový přijímač na testované desce, přičemž pro každý linkový přijímač testovaná desky je na zvláštní desce uspořádáno vlastní zapojení napěťového adaptéru.

Realizací funkce c ^s a.b se určuje logická hodnota na výstupu obvodu 2Δ typu negace logického součtu i pro kombinace, kdy na prvním i druhém vstupu £ a 2, zapojení je nastavena stejná logická hodnota (obr. 2). Budič £0 signálu pracuje v aktivní oblasti, což je zajištěno úrovní logické jedničky na prvním i druhém hradicím vstupu ££, ££.

Při úrovni logické nuly na prvním i druhém logickém vstupu ££, £2 je sepnut proudový zdroj, na prvním výstupu 031 a vytváří na prvním odporu 40 zápornou napěťovou úroveň proti nulovému potenciálu. Při úrovni logické jedničky na prvním a druhém logickém vstupu ££, £4 je sepnut proudový zdroj na druhém výstupu 0.32 ε, záporná napěťová úroveň se vytváří na druhém odporu ££.

Budič 30 signálu zajišťuje, že je sepnut vždy jeden z uvedených proudových zdrojů.

První výstup 031 budiče 30 signálu se připojuje na neinvertující vstup linkového přijímače, kdežto jeho druhý výstup 032 na invertujíeí vstup linkového přijímače. Tím je zajištěno, že při úrovni logické nuly na prvním a druhém logickém vstupu ££, 32 budiče ££ signálu bude na výstupu linkového přijímače úroveň logické nuly a při úrovni logické jedničky na prvním a druhém vstupu 31. ?2 budiče ££ signálu bude na výstupu linkového přijímače úroveň logické jedničky.

Napěťová úroveň na výstupech 031 a 032 budiče 30 signálu je závislé na hodnotách odporů 40 a 50 a na druhu použitého budiče signálu. V praxi se pohybuje v rozmezí 50 až 100 mV. Tyto hodnoty vstupních napětí pro linkový přijímač leží na hranici rozlišovací schopnosti, z čehož plyne další výhoda oproti přímému testování na úrovních TTL.

Vynálezu lze použít pro testování obvodů s linkovými přijímači velkokapacitních diskových pamětí, jakož i obdobných obvodů s linkovými přijímači jiných zařízení pro elektronické počítače.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení napěťového adaptéru s budičem signálu, jehož první výstup je připojen přes první odpor na nulový potenciál a druhý výstup přes druhý odpor na nulový potenciál, vyznačené tím, že první vstup obvodu k realizaci funkce c = a.b tvoří současně první vstup (1) zapojení, kdežto jeho druhý vstup tvoří současně druhý vstp (2) zapojení a jeho výstup je připojen alespoň na jeden ze dvou logických vstupů (31, 32) budiče (30) signálu, jehož první a druhý hradící .vstup (33, 34), případně dále zbývající ze dvou logických vstupů (31, 32) tvoří současně třetí vstup (3) zapojení, první výstup (031) budiče (30) signálu tvoří současně první výstup (01) zapojení, kdežto jeho druhý výstup (032) tvoří současně druhý výstup (02) zapojení.