CS242371B1 - Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje - Google Patents
Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje Download PDFInfo
- Publication number
- CS242371B1 CS242371B1 CS842314A CS231484A CS242371B1 CS 242371 B1 CS242371 B1 CS 242371B1 CS 842314 A CS842314 A CS 842314A CS 231484 A CS231484 A CS 231484A CS 242371 B1 CS242371 B1 CS 242371B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- memory
- inputs
- outputs
- circuit
- memories
- Prior art date
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Zařízení se týká oboru aplikované výpočetní techniky a řeší řízení přístupu řídicího mikroprocesoru do pamětí pro základní barvy grafického displeje, podstata zařízení spočívá v tom, že obsah datové sběrnice řídicího mikroprocesoru je hradlován signálem pro zápis do paměti a přiveden na zápisové vstupy všech pamětí pro jednotlivé základní barvy, přičemž na datové vstupy těchto paměti jsou připojeny výstupy registru barev. Na výstupy pamětí a na výstupy registru barev je uplatněna logická funkce VÝHRADNÍ NEBO EXCLUSIVE OR a výsledné signály jsou spolu logicky znásobeny a přivedeny přes oddělovač sběrnice na datovou sběrnici řídicího mikroprocesoru.
Description
Vynález se týká zařízení pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje.
Dosud používané řešení spočívalo v tom, že datové vstupy a výstupy pamětí pro jednotlivé základní barvy byly připojovány k datové sběrnici řídicího mikroprocesoru a zápis byl prováděn připojením signálu pro zápis od řídícího mikroprocesoru na zápisový vstup paměti.
Každá paměťová rovina pro jednu základní barvu představovala tedy z hlediska mikroprocesoru nezávislou paměťovou oblast. To znamená, že pro změnu barvy jednoho bodu bylo zapotřebí tolik zápisů do paměti, kolik je základních barev použitých v displeji. Obdobně pro zjištění barvy jednoho bodu bylo zapotřebí stejného počtu čtení z paměti. Dále tyto paměťové pblasti zabíraly adresovací prostor mikroprocesoru a zmenšovaly velikost paměti použitelné pro uložení obslužného programu a dat. Také byl omezen celkový počet základních barev použitelných v displeji tím, kolik takových oblastí se vešlo do adresovacího prostoru řídícího mikroprocesoru.
Tyto nevýhody jsou odstraněny zařízením podle vynálezu, jehož podstata spočívá v tom, že obsah datové sběrnice řídícího mikroprocesoru je hradlován signálem pro
- 2 242 371 zápis do paměti a přiveden na zápisové vstupy všech pamětí pro jednotlivé základní barvy, přičemž na datové vstupy těchto pamětí jsou připojeny výstupy registru barev. Na výstupy pamětí a na výstupy registru barev je uplatněna logická funkce VÝHRADNÍ NEBO- EXCLUSIVE OR a výsledné signály jsou spolu logicky znásobeny a přivedeny přes oddělovač sběrnice na datovou sběrnici řídícího mikroprocesoru.
Hlavní výhodou uvedeného zařízení je to, že zápis proběhne do všech pamětí zároveň a zapíše se do nich log 0 nebo log 1(v závislosti na nastavení registru barev. Při čtení z paměti je na datové sběrnici řídioího mikroprocesoru log 1 pouze v případě, kdy výstupy pamětí pro jednotlivé základní barvy se shodují s nastavením barevného registru. Ke změně barvy bodu pak stačí jeden zápis do paměti, obdobně při čtení odpovídá logická úroveň na datové sběrnici okamžitě tomu, zda adresovaný bod je nastaven na požadovanou barvu nebo ne. Další výhodou je to, že v adresovacím prostoru mikroprocesoru zabírají všechny paměti pro základní barvy jen prostor, odpovídající svou velikostí jedné takové paměti. Tímto je zajištěn dostatek místa v paměti pro obslužný program a data. Dále je výhodné to, že lze použít neomezený počet základních barev, aniž by vzrůstaly nároky na adresovací prostor.
Konkrétní příklad zařízení podle vynálezu je uveden jako blokové schéma·’ Toto schéma znázorňuje zařízení podle vynálezu s požadovaným počtem paměťových rovin 1. pro základní barvy, registr 2. ba/ev pro nastavení požadované kombinace základních barev a rozhraní pro připojení datové sběrnice DB řídicího mikroprocesoru. Počet výstupů registru 2 barev odpovídá počtu použitých
- 3 242 371 paměťových rovin 2· Každá paměťová rovina 2 obsahuje vlastní paměť 2 a obvod £ pro logickou funkci VÝHRADNÍ NEBO. Každý výstup registru £ barev je připojen jak na všechny datové vstupy D paměti 2 odpovídající paměťové roviny £ tak na vstupy obvodu £ pro logickou funkci VÝHRADNÍ NEBO odpovídající paměťové roviny £. Na další vstupy tohoto obvodu £ pro logickou funkci VÝHRADNÍ NEBO jsou připojeny výstupy pamětí 2 odpovídající paměťové roviny £. Výstupy obvodů £ pro funkci VÝHRADNÍ NEBO ze všech paměťových rovin £ jsou připojeny ke vstupům obvodu 2 Pro logický součin a výstupy obvodu 2 Pr° logioký součin jsou připojeny ke vstupům oddělovače 6 sběrnice. Obousměrné rozhraní tohoto oddělovače 6 sběrnice představuje rozhraní pro připojení datové sběrnice DB řídícího mikroprocesoru. Výstupy oddělovače 6 sběrnice jsou připojeny na datové vstupy hradlovacího obvodu £, který je opatřen hradlovacím vstupem H pro připojení signálu WRE pro zápis do paměti od řídicího mikroprocesoru. Výstupy hradlovacího obvodu £ jsou připojeny ke všem zápisovým vstupům W pamětí 2 ve všech paměťových rovinách £.
Claims (1)
- Přeamět vynálezu242 371Zařízení pro přístup řídícího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje, obsahující požadovaný počet paměťových rovin pro základní barvy, registr barev s počtem výstupů odpovídajícím počtu paměťových rovin a rozhraní pro připojení datové sběrnice řídícího mikroprocesoru, vyznačující se tím, že každé paměťová rovina (1) obsahuje vlastní paměť (3) a obvod (4) pro logickou funkci VÝHRADNÍ NEBO, přičemž každý výstup registru (2) barev je připojen jak na všechny datové vstupy paměti (3) odpovádající paměťové roviny (1)/tak na vstupy obvodu (4) pro logickou funkci VÝHRADNÍ NEBO odpovídající paměťové roviny (1), na další vstupy tohoto obvodu (4) pro logickou funkci VÝHRADNÍ NEBO jsou připojeny výstupy pamětí (3) odpovídající paměťové roviny (1), výstupy obvodů (4) pro logickou funkci VÝHRADNÍ NEBO ze všech paměťových rovin (1) jsou připojeny ke vstupům obvodu (5) pro logický součin a výstupy tohoto obvodu (5) pro logický součin jsou připojeny k vstupům oddělovače (6) sběrnice, obousměrné rozhraní oddělovače (6) sběrnice představuje rozhraní pro připojení datové sběrnice DB řídícího mikroprocesoru a výstupy oddělovače (6) sběrnice jsou připojeny na datové vstupy hradlovacího obvodu (7), který je opatřen hradlovacím vstupem pro připojení signálu pro zápis do paměti od řídícího mikroprocesoru a výstupy tohoto hradlovacího obvodu (7) jsou připojeny ke všem zápisovým vstupům pamětí (3) ve všech paměťových rovinách (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS842314A CS242371B1 (cs) | 1984-03-29 | 1984-03-29 | Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS842314A CS242371B1 (cs) | 1984-03-29 | 1984-03-29 | Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS231484A1 CS231484A1 (en) | 1985-08-15 |
| CS242371B1 true CS242371B1 (cs) | 1986-04-17 |
Family
ID=5359912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS842314A CS242371B1 (cs) | 1984-03-29 | 1984-03-29 | Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS242371B1 (cs) |
-
1984
- 1984-03-29 CS CS842314A patent/CS242371B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS231484A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694394A (en) | Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates | |
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| US4158227A (en) | Paged memory mapping with elimination of recurrent decoding | |
| US4713759A (en) | Memory bank switching apparatus | |
| US5025415A (en) | Memory card | |
| GB1316290A (en) | Data stores | |
| EP0134968B1 (en) | Memory access system in a computer accommodating an add-on memory | |
| EP0377296B1 (en) | Cache coherency control when programmable option selection (POS) and memory expansion | |
| JPS6113268B2 (cs) | ||
| CS242371B1 (cs) | Zařízeni pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje | |
| US4627035A (en) | Switching circuit for memory devices | |
| GB2039102A (en) | Buffer memory system | |
| EP0114683B1 (en) | Arithmetic unit | |
| US5410662A (en) | Programmable control of EMS page register addresses | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| US4486825A (en) | Circuit arrangement for extended addressing of a microprocessor system | |
| KR890006083Y1 (ko) | 데이터의 독출 및 기입회로 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH0449456A (ja) | マイクロコンピュータ・システム | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPS6022381B2 (ja) | メモリアドレス制御方式 | |
| JPS63244255A (ja) | マルチプロセツサシステム | |
| JPH061451B2 (ja) | メモリカートリッジのメモリ割り付け装置 |