CS242371B1 - A microprocessor access control device for basic color display color memories - Google Patents

A microprocessor access control device for basic color display color memories Download PDF

Info

Publication number
CS242371B1
CS242371B1 CS842314A CS231484A CS242371B1 CS 242371 B1 CS242371 B1 CS 242371B1 CS 842314 A CS842314 A CS 842314A CS 231484 A CS231484 A CS 231484A CS 242371 B1 CS242371 B1 CS 242371B1
Authority
CS
Czechoslovakia
Prior art keywords
memory
inputs
outputs
circuit
memories
Prior art date
Application number
CS842314A
Other languages
Czech (cs)
Other versions
CS231484A1 (en
Inventor
Martin Knezek
Vaclav Jirovsky
Jaroslav Jaeger
Original Assignee
Martin Knezek
Vaclav Jirovsky
Jaroslav Jaeger
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Martin Knezek, Vaclav Jirovsky, Jaroslav Jaeger filed Critical Martin Knezek
Priority to CS842314A priority Critical patent/CS242371B1/en
Publication of CS231484A1 publication Critical patent/CS231484A1/en
Publication of CS242371B1 publication Critical patent/CS242371B1/en

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

Zařízení se týká oboru aplikované výpočetní techniky a řeší řízení přístupu řídicího mikroprocesoru do pamětí pro základní barvy grafického displeje, podstata zařízení spočívá v tom, že obsah datové sběrnice řídicího mikroprocesoru je hradlován signálem pro zápis do paměti a přiveden na zápisové vstupy všech pamětí pro jednotlivé základní barvy, přičemž na datové vstupy těchto paměti jsou připojeny výstupy registru barev. Na výstupy pamětí a na výstupy registru barev je uplatněna logická funkce VÝHRADNÍ NEBO EXCLUSIVE OR a výsledné signály jsou spolu logicky znásobeny a přivedeny přes oddělovač sběrnice na datovou sběrnici řídicího mikroprocesoru.The device relates to the field of applied computer technology and solves the control of access of the control microprocessor to the memories for the basic colors of the graphic display, the essence of the device is that the content of the data bus of the control microprocessor is gated by a signal for writing to the memory and fed to the write inputs of all memories for individual basic colors, while the outputs of the color register are connected to the data inputs of these memories. The logical function EXCLUSIVE OR is applied to the outputs of the memories and to the outputs of the color register and the resulting signals are logically multiplied together and fed via a bus separator to the data bus of the control microprocessor.

Description

Vynález se týká zařízení pro přístup řídicího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje.BACKGROUND OF THE INVENTION The present invention relates to a device for accessing a control microprocessor to a base color memory of a color graphics display.

Dosud používané řešení spočívalo v tom, že datové vstupy a výstupy pamětí pro jednotlivé základní barvy byly připojovány k datové sběrnici řídicího mikroprocesoru a zápis byl prováděn připojením signálu pro zápis od řídícího mikroprocesoru na zápisový vstup paměti.The solution used so far was that the data inputs and outputs of the memory for the individual primary colors were connected to the data bus of the control microprocessor and the write was performed by connecting a write signal from the control microprocessor to the write memory input.

Každá paměťová rovina pro jednu základní barvu představovala tedy z hlediska mikroprocesoru nezávislou paměťovou oblast. To znamená, že pro změnu barvy jednoho bodu bylo zapotřebí tolik zápisů do paměti, kolik je základních barev použitých v displeji. Obdobně pro zjištění barvy jednoho bodu bylo zapotřebí stejného počtu čtení z paměti. Dále tyto paměťové pblasti zabíraly adresovací prostor mikroprocesoru a zmenšovaly velikost paměti použitelné pro uložení obslužného programu a dat. Také byl omezen celkový počet základních barev použitelných v displeji tím, kolik takových oblastí se vešlo do adresovacího prostoru řídícího mikroprocesoru.Thus, each memory plane for one base color represented a microprocessor independent memory region. This means that as many color entries as the base colors used in the display were required to change the color of one point. Similarly, the same number of memory reads was required to determine the color of one point. Furthermore, these memory areas occupied the microprocessor address space and reduced the amount of memory usable for storing the utility and data. Also, the total number of base colors usable in the display was limited by how many such areas fit within the address space of the control microprocessor.

Tyto nevýhody jsou odstraněny zařízením podle vynálezu, jehož podstata spočívá v tom, že obsah datové sběrnice řídícího mikroprocesoru je hradlován signálem proThese disadvantages are overcome by the device according to the invention, which is based on the fact that the content of the data bus of the control microprocessor is gated

- 2 242 371 zápis do paměti a přiveden na zápisové vstupy všech pamětí pro jednotlivé základní barvy, přičemž na datové vstupy těchto pamětí jsou připojeny výstupy registru barev. Na výstupy pamětí a na výstupy registru barev je uplatněna logická funkce VÝHRADNÍ NEBO- EXCLUSIVE OR a výsledné signály jsou spolu logicky znásobeny a přivedeny přes oddělovač sběrnice na datovou sběrnici řídícího mikroprocesoru.- 2,242,371 write to the memory and applied to the write inputs of all memories for each base color, the data inputs of these memories being connected to the outputs of the color register. The logic function EXCLUSIVE OR is applied to the memory outputs and the color register outputs and the resulting signals are logically multiplied together and fed via the bus separator to the data bus of the control microprocessor.

Hlavní výhodou uvedeného zařízení je to, že zápis proběhne do všech pamětí zároveň a zapíše se do nich log 0 nebo log 1(v závislosti na nastavení registru barev. Při čtení z paměti je na datové sběrnici řídioího mikroprocesoru log 1 pouze v případě, kdy výstupy pamětí pro jednotlivé základní barvy se shodují s nastavením barevného registru. Ke změně barvy bodu pak stačí jeden zápis do paměti, obdobně při čtení odpovídá logická úroveň na datové sběrnici okamžitě tomu, zda adresovaný bod je nastaven na požadovanou barvu nebo ne. Další výhodou je to, že v adresovacím prostoru mikroprocesoru zabírají všechny paměti pro základní barvy jen prostor, odpovídající svou velikostí jedné takové paměti. Tímto je zajištěn dostatek místa v paměti pro obslužný program a data. Dále je výhodné to, že lze použít neomezený počet základních barev, aniž by vzrůstaly nároky na adresovací prostor.The main advantage of this device is that writing to all memories simultaneously and writing to them log 0 or log 1 ( depending on the color register setting. When reading from memory, the data bus of the control microprocessor log 1 only when the outputs To change the color of a point, it is enough to write one point into the memory, similarly when reading the logical level on the data bus immediately corresponds to whether the addressed point is set to the desired color or not. In the address space of the microprocessor, all of the base color memories occupy only the space corresponding to the size of one such memory, thus providing enough memory space for the utility and data, and it is advantageous that an unlimited number of base colors can be used without demands on address space have increased.

Konkrétní příklad zařízení podle vynálezu je uveden jako blokové schéma·’ Toto schéma znázorňuje zařízení podle vynálezu s požadovaným počtem paměťových rovin 1. pro základní barvy, registr 2. ba/ev pro nastavení požadované kombinace základních barev a rozhraní pro připojení datové sběrnice DB řídicího mikroprocesoru. Počet výstupů registru 2 barev odpovídá počtu použitýchA specific example of a device according to the invention is shown as a block diagram. This diagram illustrates a device according to the invention with a desired number of memory planes 1 for base colors, register 2 ba / e for setting the desired combination of base colors and interface for data bus DB connection. . The number of 2 color register outputs corresponds to the number used

- 3 242 371 paměťových rovin 2· Každá paměťová rovina 2 obsahuje vlastní paměť 2 a obvod £ pro logickou funkci VÝHRADNÍ NEBO. Každý výstup registru £ barev je připojen jak na všechny datové vstupy D paměti 2 odpovídající paměťové roviny £ tak na vstupy obvodu £ pro logickou funkci VÝHRADNÍ NEBO odpovídající paměťové roviny £. Na další vstupy tohoto obvodu £ pro logickou funkci VÝHRADNÍ NEBO jsou připojeny výstupy pamětí 2 odpovídající paměťové roviny £. Výstupy obvodů £ pro funkci VÝHRADNÍ NEBO ze všech paměťových rovin £ jsou připojeny ke vstupům obvodu 2 Pro logický součin a výstupy obvodu 2 Pr° logioký součin jsou připojeny ke vstupům oddělovače 6 sběrnice. Obousměrné rozhraní tohoto oddělovače 6 sběrnice představuje rozhraní pro připojení datové sběrnice DB řídícího mikroprocesoru. Výstupy oddělovače 6 sběrnice jsou připojeny na datové vstupy hradlovacího obvodu £, který je opatřen hradlovacím vstupem H pro připojení signálu WRE pro zápis do paměti od řídicího mikroprocesoru. Výstupy hradlovacího obvodu £ jsou připojeny ke všem zápisovým vstupům W pamětí 2 ve všech paměťových rovinách £.Each of the memory planes 2 comprises its own memory 2 and a circuit 6 for the logical function EXCLUSIVE OR. Each output of the color register 6 is connected both to all data inputs D of the memory 2 of the corresponding memory plane 6 and to the inputs of the circuit 6 for the logical function EXCLUSIVE or the corresponding memory plane 6. At the other inputs of this circuit 6 for the logical function EXCLUSIVE OR, the outputs of the memories 2 of the corresponding memory plane 8 are connected. £ output of the circuit for the function of exclusive or all memory planes £ are connected to inputs of the circuit 2 P ro and outputs the logical product circuit 2 P r ° logioký product are connected to the inputs of separators 6 bus. The bi-directional interface of this bus separator 6 is an interface for connecting the data bus DB of the control microprocessor. The outputs of the bus separator 6 are connected to the data inputs of the gating circuit 6, which is provided with a gating input H for connecting a WRE memory write signal from the control microprocessor. The outputs of the gating circuit 6 are connected to all the write inputs W of the memories 2 in all the memory planes 6.

Claims (1)

Přeamět vynálezuReinforce the invention 242 371242 371 Zařízení pro přístup řídícího mikroprocesoru do pamětí pro základní barvy barevného grafického displeje, obsahující požadovaný počet paměťových rovin pro základní barvy, registr barev s počtem výstupů odpovídajícím počtu paměťových rovin a rozhraní pro připojení datové sběrnice řídícího mikroprocesoru, vyznačující se tím, že každé paměťová rovina (1) obsahuje vlastní paměť (3) a obvod (4) pro logickou funkci VÝHRADNÍ NEBO, přičemž každý výstup registru (2) barev je připojen jak na všechny datové vstupy paměti (3) odpovádající paměťové roviny (1)/tak na vstupy obvodu (4) pro logickou funkci VÝHRADNÍ NEBO odpovídající paměťové roviny (1), na další vstupy tohoto obvodu (4) pro logickou funkci VÝHRADNÍ NEBO jsou připojeny výstupy pamětí (3) odpovídající paměťové roviny (1), výstupy obvodů (4) pro logickou funkci VÝHRADNÍ NEBO ze všech paměťových rovin (1) jsou připojeny ke vstupům obvodu (5) pro logický součin a výstupy tohoto obvodu (5) pro logický součin jsou připojeny k vstupům oddělovače (6) sběrnice, obousměrné rozhraní oddělovače (6) sběrnice představuje rozhraní pro připojení datové sběrnice DB řídícího mikroprocesoru a výstupy oddělovače (6) sběrnice jsou připojeny na datové vstupy hradlovacího obvodu (7), který je opatřen hradlovacím vstupem pro připojení signálu pro zápis do paměti od řídícího mikroprocesoru a výstupy tohoto hradlovacího obvodu (7) jsou připojeny ke všem zápisovým vstupům pamětí (3) ve všech paměťových rovinách (1).Apparatus for accessing a primary microprocessor of a color graphics display, comprising a desired number of primary-level memory planes, a color register having an output number corresponding to the number of memory planes, and an interface for a master microprocessor data bus connection, 1) comprising its own memory (3) and circuit (4) for the logical function EXCLUSIVE OR, each color register output (2) being connected to both the memory data inputs (3) of the corresponding memory plane (1) and the circuit inputs (1) 4) for the logical function EXCLUSIVE or corresponding memory plane (1), to the other inputs of this circuit (4) for the logical function EXCLUSIVE OR are connected memory outputs (3) of the corresponding memory plane (1), circuit outputs (4) for logical function EXCLUSIVE OR from all memory levels (1) are connected to the inputs of the cont The logic product odu (5) and the outputs of this logic product circuit (5) are connected to the inputs of the bus separator (6), the bidirectional interface of the bus separator (6) represents the interface for the data bus DB of the control microprocessor. are connected to the data inputs of the gating circuit (7), which is provided with a gating input for connecting a memory write signal from the control microprocessor, and the outputs of the gating circuit (7) are connected to all memory write inputs (3) in all memory planes ).
CS842314A 1984-03-29 1984-03-29 A microprocessor access control device for basic color display color memories CS242371B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS842314A CS242371B1 (en) 1984-03-29 1984-03-29 A microprocessor access control device for basic color display color memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS842314A CS242371B1 (en) 1984-03-29 1984-03-29 A microprocessor access control device for basic color display color memories

Publications (2)

Publication Number Publication Date
CS231484A1 CS231484A1 (en) 1985-08-15
CS242371B1 true CS242371B1 (en) 1986-04-17

Family

ID=5359912

Family Applications (1)

Application Number Title Priority Date Filing Date
CS842314A CS242371B1 (en) 1984-03-29 1984-03-29 A microprocessor access control device for basic color display color memories

Country Status (1)

Country Link
CS (1) CS242371B1 (en)

Also Published As

Publication number Publication date
CS231484A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
US4694394A (en) Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
US4713759A (en) Memory bank switching apparatus
GB1316290A (en) Data stores
EP0362050B1 (en) Memory card
EP0134968B1 (en) Memory access system in a computer accommodating an add-on memory
EP0408353A2 (en) Semiconductor integrated circuit
EP0377296B1 (en) Cache coherency control when programmable option selection (POS) and memory expansion
EP0217479A2 (en) Information processing unit
CS242371B1 (en) A microprocessor access control device for basic color display color memories
US4627035A (en) Switching circuit for memory devices
GB2039102A (en) Buffer memory system
EP0114683B1 (en) Arithmetic unit
US5410662A (en) Programmable control of EMS page register addresses
JP2687679B2 (en) Program development equipment
KR900009212Y1 (en) Address controller
US4486825A (en) Circuit arrangement for extended addressing of a microprocessor system
KR890006083Y1 (en) Data reading and writing circuit
KR910006792B1 (en) Access memory expansion circuit of direcrt memory access controller
JPS60114954A (en) Subminiature computer
KR950001929B1 (en) Relay control device of multi-stage transmission / reception data and its method
JPH0449456A (en) Microcomputer system
JPH06337847A (en) Multiprocessor equipment
JPS6336346A (en) Bank switching circuit