CS241335B1 - Zapojenie vybíjacieho člena spínačej jednotky - Google Patents
Zapojenie vybíjacieho člena spínačej jednotky Download PDFInfo
- Publication number
- CS241335B1 CS241335B1 CS848268A CS826884A CS241335B1 CS 241335 B1 CS241335 B1 CS 241335B1 CS 848268 A CS848268 A CS 848268A CS 826884 A CS826884 A CS 826884A CS 241335 B1 CS241335 B1 CS 241335B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- base
- auxiliary
- switching unit
- resistor
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
3 241333
Vynález sa týká spínacích jeďnotiek, kťo-rých súčasťou je zapojenie dvoch tranzisto-rov se sériovým radenírtť bážá-érrtitotovýthprechodov v takám poradí, že emitor prvéhotranzistore je připojený na*mulový poten-ciál a emitor druhého tranzistora je připo-jený na bázu prvého- tranzistora.
Vynález rieši problém vybíjania parazit-ných kapacit báze druhého tranzistora.
Doter-ajšie zapojenie riešenia problém vy-bíjania parazitných kapacit báze druhéhotranzistora buď odporom připojeným medzibázu druhého tranzistora a vodič s nulovýmpotenciálom, alebo vybíjacou diodou, kt-oráje jedným koncom připojená na bázu dru-hého tranzistora a druhým koncom připo-jená na pomocný vstup spínacej jednotky.
Zapojenie s odporom připojeným medzibázu druhého tranzistora a vodič s nulovýmpotenciálom znižuje budenie druhého tran-zistora v době prepínania tranzistora z vy-pnutého do zapnutého stavu, čím s-a zváčšu-je doba oneskorenia signálu medzi vstupo-ma výstupom jednotky pri spínaní. U zapojenia s vybíjacou diodou zapojenoumedzi bázu a pomocný vstup spínacej jed-notky dochádza k vybíjaniu parazitných ka-pacit báze až pri poklese napátia na pomoc-no-m vstupe spínacej jednotky pod úroveňdaná rozdieilom rozhodovacej úrovně na bá-ze druhého tranzistora a úbytku n-apatia navybíjacej dióde. Splnenie tejto podmienkynie je možné zaistiť vo všetkých zapojeniachjednak preto-, že k takému poklesu napatiabuď nedochádza, alebo dochádza až v doběz dynamického híadiska nevýznamnej, keďparazitně kapacity bázy sú už vybité.
Podstata zapojenia podl'a vynálezu spočí-vá v tom, že na bázu druhého tranzistora jepřipojený lineárny alebo nelineárny vybíje-cí odpor, kterého druhý koniec je připojenýna kolektor pomocného' tranzistora. Bázapomocného tranzistora je připojená cez od-por na bázu prvého tranzistora a emitor po-mocného tranzistora je připojený na vodičs nulovým potenciálom. Výhodou zapojenia podlá vynálezu jezlepšenie dynamických parametrov spínacejjednotky, spósobené dynamickým reži-mompripájania vybíjacieho odporu báze. Ďalšou výhodou spínacej jednotky podlávynálezu je zváčšenie strmosti prevodovejcharakteristiky spínacej jednotky, čo je spo-sobené zápornou spatnou vazbou, ktorú vy-tvárajú obvody pomocného tranzistora. -Na obr. Ϊ je příklad využitia vynálezu vriešení TTL hradja,,s otvoremým kolektorem,na obr. 2 přiklaď" využitia vynálezu u vý-stupnéjj-o pr$$žodníka pre hradlové maticeš® Vstiípnou'"řozhodovacou úrovňou 3 UBE.V obidvoch zapojeniach je základem rieše-nia obvodu spínacia- jednotka, fctorej prvýtranzistor je označený TI, druhý tranzistorT2. Pomocný tranzistor je označený: T4, bázaB4 pomocného tranzistora 14 je připojenák báze B1 prvého tranzistora TI cez odporRl.
Vybíjecí člen druhého' tranzistora T2 spí-nacej jednotky je u zapojenia na obr. 1 tvo-řený nelineárnym odporom R3 realizovanýmsériovým spojením diody Dl a odporu R2, uzapojenia na obr. 2 je vybíjací člen tvořenýlineárnym odporom R3. V zapojeniach podlá obr. 1 a obr. 2 odporR3 připojený -medzi bázu B2 -druhého* tran-zistora T2 a kolektor K4 pomocného- tran-zistora T4 znižuje po zapnutí pomocnéhotranzistora T4 prúd vtekajúci do bázy B2druhého tranzistora T2. Pretože pomocnýtranzistor T4 je budený prúdom dodávanýmz emitoru E2 druhého tranzistora T2 do-chádza k zopnutiu pomocného tranzistoraT4 až v době, keď je -druhý tranzistor T2zapnutý. V -dynamicko-m režime tak pri přechodespínacej jednotky z rozpojeného druhéhotranzistora T2, pričo-m budiaci prúd jehobázy B2 je rovný celkovému prúdu, ktorýdodává budiaci vstup jednotky. Potom, ažpo době úmernej časovej konstantě bázo-vého obvodu pomocného tranzistora T4. do-chádza k zopnutiu pomocného tranzistoraT4, čo zníži prúd budiaci bázu B2 druhéhotranzistora T2, a tak ho- priprav-í na rýchlerozpínanie.
Pri přechode spínacej jednotky zo zo-pnu-tého do rozopnutého stavu najskor dojde kzrušeniu budenia vstupu jednotky, čím sazruší budiaci prúd báze B2 druhého tran-zistora T2. Pomocný tranzistor T4 zostávazopnutý a z-aisťuje rýchle rozpínanie druhé-ho tranzistora T2 vybíjaním parazitných ka-pacit báze B2 druhého tranzistora T2 cezodpor R3 zapojený medzi bázu B2 druhéhotranzistora T2 a kolektor K4 pomocnéhotranzistora T4. Tým sa zlepšia dynamické parametre spí- nacej jednotky ako pri spínaní, ták pri roz- pínaní.
Claims (1)
- s 6 241335 PREDMET Zapojenie vybíjacieho člena spínacej jed-notky, ktorej základom je zapojenie dvochtranzistorov v takom poradí, že emitor pr-vého tranzistora je připojený na nulový po-tenciál, emitor druhého tranzistora je při-pojený na bázu iprvého tranzistora vyznaču-júce sa tým, že do spínacej jednotky je za- VYNÁLEZU pojený pomocný tranzistor (T4), iktoréboemitor (E4) je připojený na nulový poten-ciál, báza (B4) pomocného tranzistora (T4)je připojená cez odpor (Rl) na bázu (Bijpomocného tranzistora (T4) je připojený nabázu (B2) druhého tranzistora (T2) cezílineárny alebo nelineárny odpor (R3). 1 list výkresov
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848268A CS241335B1 (sk) | 1984-10-31 | 1984-10-31 | Zapojenie vybíjacieho člena spínačej jednotky |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848268A CS241335B1 (sk) | 1984-10-31 | 1984-10-31 | Zapojenie vybíjacieho člena spínačej jednotky |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS826884A1 CS826884A1 (en) | 1985-07-16 |
| CS241335B1 true CS241335B1 (sk) | 1986-03-13 |
Family
ID=5433055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS848268A CS241335B1 (sk) | 1984-10-31 | 1984-10-31 | Zapojenie vybíjacieho člena spínačej jednotky |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS241335B1 (cs) |
-
1984
- 1984-10-31 CS CS848268A patent/CS241335B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS826884A1 (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694065A (en) | Switching control circuitry for low noise CMOS inverter | |
| US6624672B2 (en) | Output buffer with constant switching current | |
| US4942309A (en) | High side driver MOS circuit | |
| JP4901445B2 (ja) | 駆動回路及びこれを用いた半導体装置 | |
| KR900008801B1 (ko) | 논리회로 | |
| KR900000106B1 (ko) | 에미터 결합논리(ecl)회로 | |
| KR960011964B1 (ko) | 출력버퍼장치 | |
| KR950000525B1 (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| US5801550A (en) | Output circuit device preventing overshoot and undershoot | |
| EP0086090A1 (en) | Drive circuit for capacitive loads | |
| EP0330405B1 (en) | Delay circuit | |
| KR0132781B1 (ko) | 최소한 하나의 푸쉬-풀 단을 갖는 집적회로 | |
| JPH0560840A (ja) | インサーキツトテスト装置用ピンドライバ | |
| US6211709B1 (en) | Pulse generating apparatus | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| CS241335B1 (sk) | Zapojenie vybíjacieho člena spínačej jednotky | |
| JP3275570B2 (ja) | 半導体集積回路 | |
| US5406215A (en) | Open drain driver circuit which eliminates overshoot caused by parasitic capacitances | |
| US5565715A (en) | Method and apparatus for logic signal level translation to a semiconductor switch | |
| JPH08265127A (ja) | ゲート回路,及びディジタル集積回路 | |
| JPH02272778A (ja) | 光半導体素子の駆動回路 | |
| EP0459457A2 (en) | Output driver | |
| JPH04234216A (ja) | 低ダイナミック・インピーダンスの単一駆動レベルシフター | |
| JP4301134B2 (ja) | レベルシフト回路 | |
| US5187391A (en) | Modified non-threshold logic circuit |