CS241218B1 - Zapojení k mikroprogramovému řízení procesů - Google Patents

Zapojení k mikroprogramovému řízení procesů Download PDF

Info

Publication number
CS241218B1
CS241218B1 CS839099A CS909983A CS241218B1 CS 241218 B1 CS241218 B1 CS 241218B1 CS 839099 A CS839099 A CS 839099A CS 909983 A CS909983 A CS 909983A CS 241218 B1 CS241218 B1 CS 241218B1
Authority
CS
Czechoslovakia
Prior art keywords
logic circuit
counter
multiplexer
output section
circuit
Prior art date
Application number
CS839099A
Other languages
English (en)
Other versions
CS909983A1 (en
Inventor
Josef Ripka
Josef Poklop
Original Assignee
Josef Ripka
Josef Poklop
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Josef Ripka, Josef Poklop filed Critical Josef Ripka
Priority to CS839099A priority Critical patent/CS241218B1/cs
Publication of CS909983A1 publication Critical patent/CS909983A1/cs
Publication of CS241218B1 publication Critical patent/CS241218B1/cs

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Zapojení podle uvedeného řešení se týká mikroprogramového řízení procesů a řeší automatické řízení operací podle přesně stanoveného programu. Podstatou zapojení, sestávajícího ze spínače, čítače, paměti, multiplexeru, logického obvodu a generátoru hodinových impulsů je, že čítač je připojen ke spínači a svými výstupními bity k paměti, jejíž první sekce výstupů je připojena k čítači, druhá sekce výstupů k multiplexerú, třetí sekce výstupů k logickému obvodu a čtvrtá sekce výstupů k řídicímu bloku. Multiplexer je opatřen vstupy signálů okamžitého stavu sledovaného procesu a je připojen stejně tak jako generátor hodinových* 1 impulsů k logickému obvodu. Logický obvod sestává z prvního, druhého a třetího invertoru a prvního a druhého hradla. Počet použitých elektronických prvků použitých v zapojení je možné rozšířit podle aplikace pro jednotlivé případy. Zapojení k mikroprogramovému řízení procesů je univerzální, takže může být použito všude tam, kde je třeba řídit určitý sled operací podle vývojového diagramu

Description

Vynález se týká mikroprogramového řízení procesorů a řeší automatické řízení operací podle přésně stanoveného programu.
Dosud byl proces operací řízen, buď ručně, nebo automaticky pomocí jednoduchých regulátorů, popřípadě několika regulačních obvodů, které potom řídily centrální systém podle stanoveného programu. Například dialog mezi kanálem a periferií obstarávala v řadiči počítače síť logických obvodů, která je poměrně složitá. Dalším způsobem řízení procesu operací je využití mikroprocesorového systému. Pro · mírně náročné operace je tento způsob zbytečně složitý. V případě řízení periferie nesplňuje požadavek na rychlost dialogu mezi kanálem a periferií.
Uvedené nedostatky jsou ve větší míře odstraněny zapojením k mikroprogramovému řízení procesů podle vynálezu.
Podstatou zapojení k mikroprogramovému řízení procesů.podl.e vynálezu, sestávajícího ze spínače, čítače, multiplexeru, paměti, logického obvodu a generátoru hodinových impulsů je, že čítač je připojen ke spínači a výstupní bity čítače jsou připojeny ke vstupu paměti. Paměť má čtyři sekce výstupů. První sekce výstupů paměti je připojena k čítači, druhá sekce výstupu paměti k multiplexeru, třetí sekce výstupů k logickému obvodu a čtvrtá sekce.výstupů k řídicímu bloku. Multiplexer je opatřen vstupy signálů okamžitého stavu sledovaného, procesu. Výstup z multiplexeru je připojen k logickému obvodu. K logickému obvodu je připojen také generátor hodinových impulsů.
Logický obvod sestává z prvního, druhého a třetího invertoru a” prvního a druhého hradla. První invertor je připojen ke vstupu čítače a k prvnímu hradlu. První hradlo je připojeno dále jednak ke generátoru hodinových impulsů, jednak ke druhému hra'dlu, jednak ke třetí sekci výstupů paměti, a jednak k druhému invertoru. Druhý invertor je připojen dále 'jednak k výstupu z multiplexeru, a jednak k druhému hradlu. Druhé hradlo je dále připojeno jednak ke generátoru hodinových impulsů, a jednak ke třetímu invertoru, který je dále připojen k čítači.
Funkce zapojení podle vynálezu spočívá v multiflexním testování vstupních signálů přivedených na logickou úroveň v přesně stanoveném sledu podle vývojového diagramu a vygenerování vstupního signálu pro řízení testovaného signálu.
Výhodou zapojení k mikroprogramovému řízení je, že dialog mezi kanálem a periferií probíhá poměrně rychle a celý systém není složitý.
Na připojeném výkresu je znázorněn nejjednodušší příklad zapojení k mikroprogramovému řízení procesů podle vynálezu s použitím běžných elektronických prvků, jejichž počet je možné rozšířit podle aplikace pro jednotlivé případy.
Zapojení sestává ze spínače 1, čítače 2, paměti 4, multiplexeru 7, logického obvodu 11 a generátoru 13 hodinových impulsů. Výstupní bity 3 čítače 2 jsou spojeny s pamětí
4. Paměť 4 má čtyři sekce výstupů. První sekce 5 výstupů je připojena k čítači 2, druhá sekce 6 výstupů k multiplexeru 7, třetí sekce 8 výstupů k logickému obvodu 11 a čtvrtá sekce 12 výstupů k řídicímu bloku. Vstupy 9 signálů okamžitého stavu sledovaného procesu jsou vedeny do multiplexeru
7. Výstup 10 z multiplexeru 7 vede do logického obvodu 11. Logický obvod 11 je složen z invertorů Hl, H3, H4 a hradel H2, H5. První invertor Hl je připojen ke vstupu čítače 2 a k prvnímu hradlu H2. První hradlo H2 je dále připojeno ke generátoru 13 hodinových impulsů, ke druhému hradlu H5, ke druhému invertoru H3 a ke třetímu výstupu 8 paměti 4. Druhý invertor H3 je připojen k výstupu 10 z multiplexeru 7 a k druhému hradlu H5. Druhé hradlo H5 je dále připojeno jednak ke generátoru 13 hodinových impulsů, a jednak k třetímu invertoru H4. Třetí invertor H4 je připojen k čítači ,2.
Spínač 1 slouží pro ruční nastavení počátečních podmínek pro připojení napájecího napětí. Čítač 2, který je přednastavitelný, začíná svoji činnost z výchozího stavu. Výstupní bity 3 čítače 2 určují adresu paměti
4, která je programovatelná; Paměť 4 má pevný program pro určitou aplikaci. Podle adresy paměti 4 jsou pevně určeny sekce
5, 6, 8, 12 výstupů z paměti 4. První sekce 5 výstupů slouží pro nastavení čítače 2 a udává následující adresu paměti 4 pro případ nesplnění vstupní podmínky. Druhá sekce 6 . výstupů do multiplexeru 7 udává adresu· multiplexeru 7, které odpovídá konkrétní vstup 9 signálu okamžitého stavu sledovaného procesu. Výstup 10 z multiplexeru 7 je přiveden k jednoduchému logickému obr vodu 11, který se skládá z invertorů Hl,. H3, H4, které negují přijímané signály a z' hradel H2 a..H5, která vykonávájí logický součin jednotlivých přivedených signálů.
Logický obvod 11 rozhodne spolu s generátorem 13 hodinových impulsů o další činnosti čítače 2. Funkce zapojení spočívá v podstatě ve dvou možnostech. Dojde-li na vstup 9 signálů okamžité hodnoty sledovaného procesu signál s hodnotou logické 1, dojde k nastavení čítače 2. Jestliže signál přivedený na vstup 9 má hodnotu logické 0, dojde k inkrementaci čítače 2. Signály přiváděné k řídicímu bloku ze čtvrté sekce 12 výstupů řídí činnost sledovaného procesu.
Zapojení k mikroprogramovému řízení procesů je univerzální, takže může být použito všude tam, kde je třeba řídit určitý sled operací podle vývojového diagramu.

Claims (2)

  1. PŘEDMĚT
    1. Zapojení k mikroprogramovému řízení procesů, sestávající ze spínače, čítače, paměti multiplexeru, generátoru hodinových impulsů, vyznačující se tím, že čítač (2) je připojen ke spínači (lj a svými výstupními bity (3) je připojen ke vstupu paměti (4), jejíž první sekce (5) výstupů je připojena k čítači (2), druhá sekce (6) výstupů k multiplexeru (7), třetí sekce (8) výstupů k logickému obvodu (11) a čtvrtá sekce (12] výstupů k řídicímu bloku, přičemž multiplexer (7) opatřený vstupy (9) signálů okamžitého stavu sledovaného procesu je připojen stejně tak jako generátor (13) hodinových impulsů k logickému obvodu (11).
  2. 2. Zapojení podle bodu 1, vyznačující, se vynalezu tím, že první invertor (Hl) logického obvodu (11) je jednak připojen ke vstupu čítače (2), a jednak k prvnímu hradlu (H2) logického obvodu (11), které je dále připojeno jednak ke generátoru (13) hodinových impulsů, jednak ke třetí sekci (8) výstupů paměti (4), jednak ke druhému hradlu (H5) logického obvodu, a jednak ke druhému invertoru (H3) logického obvodu, který je připojen dále jednak k výstupu (10) z multiplexeru (7), a jednak k druhému hradlu (H5) logického'obvodu, které je dále připojeno jednak ke generátoru (13) hodinových impulsů, a jednak ke třetímu invertorů (H4) logického obvodu, který je dále připojen k čítači (2).
CS839099A 1983-12-06 1983-12-06 Zapojení k mikroprogramovému řízení procesů CS241218B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS839099A CS241218B1 (cs) 1983-12-06 1983-12-06 Zapojení k mikroprogramovému řízení procesů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS839099A CS241218B1 (cs) 1983-12-06 1983-12-06 Zapojení k mikroprogramovému řízení procesů

Publications (2)

Publication Number Publication Date
CS909983A1 CS909983A1 (en) 1985-08-15
CS241218B1 true CS241218B1 (cs) 1986-03-13

Family

ID=5442303

Family Applications (1)

Application Number Title Priority Date Filing Date
CS839099A CS241218B1 (cs) 1983-12-06 1983-12-06 Zapojení k mikroprogramovému řízení procesů

Country Status (1)

Country Link
CS (1) CS241218B1 (cs)

Also Published As

Publication number Publication date
CS909983A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
US4347564A (en) Hierarchical-structure plant control system
DE3586195T2 (de) Mikroprogrammfolgesteuergeraet.
JPS6314387B2 (cs)
US4153941A (en) Timing circuit and method for controlling the operation of cyclical devices
US4270184A (en) Microprocessor-based programmable logic controller
US3814913A (en) Process control apparatus
CS241218B1 (cs) Zapojení k mikroprogramovému řízení procesů
EP0077835A1 (en) Data exchanging method and device
WO1989001656A1 (fr) Module d'entree/sortie rapide et appareil plc
JPH0155483B2 (cs)
SU1179375A1 (ru) Устройство дл контрол больших интегральных схем пам ти
JPS5769309A (en) Programmable logic controller
JPS56145441A (en) Microcomputer development device
JPS62152045A (ja) プログラマブルコントロ−ラ
JPS61161507A (ja) プログラマブルコントロ−ラのダイレクト入出力方式
JPS6130282B2 (cs)
SU732878A1 (ru) Устройство дл реализации логических функций
EP0353307B1 (en) System for controlling pc apparatus
JPH01166203A (ja) プログラマブルコントローラ
JPH0318962Y2 (cs)
JPH0138692Y2 (cs)
SU941996A1 (ru) Ячейка однородной структуры
JPS62271036A (ja) インタフエ−ス制御装置
JPS63129426A (ja) デ−タフロ−型計算機用タイマ−モジユ−ル
JPS57139854A (en) Input/output interface device