CS240231B1 - Zařízení pro zpracování signálů inkrementálních čidel v mikropočítačovém systému - Google Patents

Abstract

Řešení se týká zařízení, které umožňuje vyhodnocovat signály inkrementálních čidel pro další zpracování v mikropočítačovém systému. Podstatou zařízení je takové zapojení řídicích obvodů programovatelných šestnáctibitových čítačů, které dovoluje třídění pulsů podle smyslu pohybu nosiče čidla, programové spouštění čítání, případně synchronizaci startu čítačů s příchodem pulsu v nulovacím signálu inkrementálního čidla. Blok oddělení zajišťuje připojení interních sběrnic zařízení na systémovou sběrnici mikropočítačového systému. Zařízení lze konstrukčně řešit jako součást mikropočítačové stavebnice. Zařízení lze použít například při regulaci pohonů, při odměřování délky pásu ve válcovenských zařízeních, při polohové regulaci elektrohydraulických servomechanismů apod. Zařízení je charakterizováno připojeným vyobrazením.

Description

Vynález se týká zařízení pro zpracování signálů Inkrementálních čidel v mikropočítačovém systému vybaveném systémovou sběrnicí Multibus. Zařízení je vstupním modulem osmibitového mikropočítačového systému a umožňuje zpracovávat signály ze dvou nezávislých inkrementálních čidel, u kterých je okamžitý smysl pohybu určen sledem fází jejich dvoufázového výstupního signálu. Okamžik spuštění čítačů je možno určovat logickými výstupy mikropočítače nebo jej synchronizovat s příchodem nulovacího pulsního signálu daného čidla.

Dosud známé systémy pro zpracování signálů z inkrementálních čidel využívají zařízení s integrovanými jednosměrnými nebo vratnými čítači s pevně zapojenou řídicí logikou, které jsou doplněny registry pro uchování stavu čítačů v okamžiku vzorkování. Nevýhoda tohoto způsobu je v tom, že v . průběhu regulace je obtížné měnit některé funkční vlastnosti čítačů. Podstatná nevýhoda při použití takto konstruovaných zařízení v mikropočítačovém systému je však v tom, že se jedná většinou o osmibitové čítače. Při sestavení čítačů vícebitových narůstá počet potřebných obvodů a vznikají potíže především při realizaci obvodů pro čtení stavu těchto čítačů osmibitovým procesorem. Přitom nevýhoda osmibitových čítačů je zřejmá především při vyšších frekvencích signálů z inkrementálních čidel, kdy čítače vyžadují poměrně častou obsluhu, aby nedošlo k nežádoucímu přetečení nebo podtečení stavů čítačů a tím ke ztrátě informace. Obsluha takových čítačů značně zatěžuje řídicí mikroprocesor, který navíc musí programově provádět součty jednotlivých dílčích přírůstků ve vyhrazených buňkách operační paměti.

Podstata vynálezu spočívá v tom, že zařízení je opatřeno blokem synchronizace, který generuje synchronizační dvoufázový signál, přičemž výstup bloku synchronizace je připojen na třetí vstup bloku zpracování pulsů, který zpracovává dva dvoufázové signály z inkrementálních čidel na dvě dvojice směrových pulsů, přičemž prvý vstup bloku zpracování pulsů je připojen na prvý výstup prvého čidla.

Druhý vstup bloku zpracování pulsů je připojen na prvý výstup druhého ěidla,- přičemž prvý a druhý výstup bloku zpracování pulsů je připojen na prvý a druhý pulsní vstup bloku řízení prvého čítače, který řídí činnost prvého programovatelného čítače. Přičemž třetí pulsní vstup bloku řízení prvého čítače je připojen na druhý výstup prvého čidla, a že prvý a druhý ovládací vstup bloku řízení prvého čítače je připojen na prvý a druhý logický výstup bloku volby režimu, přičemž prvý a druhý výstup bloku řízení prvého čítače je připojen na prvý a druhý vstup prvého programovatelného čítače.

Zařízení je dále opatřeno blokem řízení druhého čítače, který řídí činnost druhého programovatelného čítače, přičemž prvý a druhý pulsní vstup bloku řízení druhého' čítače je připojen na třetí a čtvrtý výstup bloku zpracování pulsů. Třetí pulsní vstup bloku řízení druhého čítače je připojen na druhý výstup druhého čidla, přičemž prvý a druhý ovládací vstup je připojen na třetí a čtvrtý logický výstup bloku volby režimu, a že prvý a druhý výstup bloku řízení druhého čítače je připojen na prvý a druý vstup druhého programovatelného čítače.

Zařízení je dále opatřeno blokem oddělení, který odděluje systémovou sběrnici mikropočítačového systému od interních sběr'nic, přičemž prvý vstup — výstup bloku oddělení je připojen na systémovou sběrnici mikropočítačového systému, který určuje činnost systémové sběrnice. Druhý vstup — — výstup bloku oddělení sestávající z interní datové osmibitové sběrnice, z řídicí sběrnice a ze dvou nejnižších bitů adresové sběrnice je připojen jednak na vstup— výstup prvého programovatelného čítače, jednak na vstup — výstup druhého programovatelného čítače a na vstup — výstup bloku volby režimu, a že adresový výstup bloku oddělení obsahující šest vyšších bitů adresy je připojen na vstup adresového dekodéru, jehož prvý výstup je připojen na ovládací vstup prvého programovatelného čítače, druhý výstup adresového dekodéru je připojen na ovládací vstup druhého programovatelného čítače a třetí výstup adresového dekodéru je připojen na ovládací vstup bloku volby režimu, který zajišťuje programovou volbu logických výstupů ovládajících činnost čítačů.

Zařízení podle vynálezu odstraňuje výše uvedené nevýhody dřívějších zařízení. Hlavní výhodou je skutečnost, že zařízení umožňuje čítání pulsů z inkrementálních čidel v šestnáctibitových čítačích bez ztráty informace. Zařízení zpracovává vstupní dvoufázové signály z čidel tak, že pulsy odpovídající jednomu směru pohybu čidla čítá jeden čítač, pulsy odpovídající druhému směru čítá druhý čítač. To lze s výhodou využít např. při testování změny směru pohybu čidla. Testování okamžitého smyslu pohybu Čidla pro rozdělení pulsů podle směru probíhá na všech hranách dvoufázového výstupního signálu. Tím dochází ke zčtyřnášobení výstupních pulsů a tím vlastně ke čtyřnásobnému zvýšení rozlišovací schopnosti čidla. Použití programovatelných čítačů s velkou integrací přináší i další výhody v možnosti určení funkce čítačů. Programově lze volit čítání v desítkové nebo hexadecimální soustavě, popřípadě zadat počáteční stavy jednotlivých čítačů. Programově lze volit čítání v desítkové nebo hexadecimální soustavě, popřípadě zadat počáteční stavy jednotlivých čítačů. Programově se určuje i okamžik vzorkování čítačů. Výsledná poloha čidla se získá z roz24B281 dílu údajů obou šestnáctibitových jednosměrných čítačů, který se provádí v mikropočítači. Okamžik zahájení čítání lze ovládat programově pomocí logických výstupů mikropočítače buď společně, nebo samostatně v jednotlivých kanálech. Výhodou je i možnost synchronizovat spuštění čítání vstupního kanálu s příchodem pulsu v nulovacím signálu příslušného inkrementálního čidla. To umožňuje získat absolutní polohu čidla vůči základnímu mechanickému nastavení nosiče čidla.

Programovatelné čítače lze nastavit i do funkcí děličů vstupní frekvence pulsů, popřípadě jako programovatelný monostabilní obvod. Výstupy takto použitých čítačů je možno s výhodou použít v přerušovaném systému mikropočítače. Výhodou je i možnost adresování zařízení pro zpracování signálů inkrementálních čidel pomocí propojek v adresovém dekodéru do libovolného bloku celého adresového prostoru vyhrazeného vstup — výstupním zařízením mikropočítačového systému.

Zařízení pro zpracování signálů iukre mentálních čidel v mikropočítačovém systému je zřejmé z připojeného vyobrazení.

Zařízení podle vynálezu sestává z bloku 2 synchronizace, který generuje synchronizační dvoufázový signál, jehož výstup a je připojen na třetí vstup d bloku 3 zpracování pulsů, který zpracovává dva dvoufázové signály z inkrementálních čidel na dvě dvojice směrových pulsů. Prvý vstup to bloku 3 zpracováni pulsů je připojen ná prvý výstup pl prvého čidla 11, druhý vstup c bloku 3 zpracování pulsů je připojen na prvý výstup rl druhého čidla 12, prvý výstup é bloku 3 je připojen na prvý pulsní vstup ch bloku 4 řízení prvého čítače a druhý výstup f bloku 3 zpracování pulsů je připojen na druhý pulsní vstup i bloku 4 řízení prvého čítače, který řídí činnost prvého programovatelného čítače B. Třetí pulsní vstup 1 bloku 4 řízení prvého čítače je připojen na druhý výstup ql prvého čidla 11.

Dále prvý ovládací vstup j bloku 4 řízení prvého čítače je· připojen na prvý logický výstup 11 bloku 10 volby režimu a druhý ovládací vstup k bloku 4 řízení prvého čítače je připojen na druhý logický výstup ml bloku 10 volby režimu, přičemž prvý výstup m bloku 4 řízení prvého čítače je připojen na prvý vstup v prvého programovatelného čítače S a druhý výstup n bloku 4 řízení prvého čítače je připojen na druhý vstup w prvého programovatelného čítače 6, který provádí čítání pulsů v samostatných šestnáctibitových čítačích.

Dále zařízení sestává z bloku 5 řízení druhého čítače, jehož prvý pulsní vstup o je připojen na třetí výstup g bloku 3 zpracování pulsů a druhý pulsní vstup p bloku 5 řízení druhého čítače je připojen na čtvrtý výstup h bloku 3 zpracování pulsů a třetí pulsní vstup s bloku 5 řízení druhého čítače je připojen na druhý výstup sl druhého čidla 12. Prvý ovládací vstup q bloku S řízení druhého čítače je připojen na třetí logický výstup ní bloku 10 volby režimu a druhý ovládací vstup r bloku 5 řízení druhého čítače je připojen na čtvrtý logický výstup ol bloku 10 volby režimu, přičemž prvý výstup t bloku 5 řízení druhého čítače je připojen na prvý vstup z druhého programovatelného čítače 7 a druhý výstup u bloku 5 řízení druhého¹ čítače je připojen na druhý vstup al druhého programovatelného čítače 7, který provádí čítání pulsů v samostatných šestnáctibitových čítačích. Dále zařízení sestává z bloku 8 oddělení, který odděluje systémovou sběrnici mikropočítačového systému 13 od interních sběrnic zařízení, přičemž prvý vstup — výstup dl bloku 8 oddělení je připojen na vstup — výstup tl mikropočítačového· systému 13.

Druhý vstup — výstup el bloku 8 oddělení je připojen jednak na vstup — výstup y prvého programovatelného čítače B, jednak na vstup — výstup cl druhého programovatelného čítače 7 a na vstup — výstup kl bloku 10 volby režimu. Adresový výstup fl bloku 8 oddělení je připojen na vstup gl adresového dekodéru 9, který podle zadané adresy aktivuje příslušné obvody, jehož prvý výstup bl je připojen na ovládací vstup x prvého programovatelného čítače S a druhý výstup ctol je připojen na ovládací vstup bl druhého programovatelného čítače 7. Třetí výstup il adresového dekodéru 9 je připojen na ovládací vstup |1 bloku 10 volby režimu, který zajišťuje programovou volbu logických výstupů ovládajících činnost čítačů.

Zařízení 1 pro zpracování signálů inkrementálních čidel v mikropočítačovém systému podle vynálezu pracuje tak, že blok 2 synchronizace generuje synchronizační dvoufázový signál, který je přiveden na blok 3 zpracování pulsů. V tomto bloku jsou zpracovávány dva dvoufázové signály z inkrementálních čidel 11 a 12 na dvě dvojice Směrových pulsů. Dvojice směrových pulsů odpovídající prvému čidlu 11 je přivedena do bloku 4 řízení prvého čítače. Tento blok umožňuje řídit průchod směrových pulsů na prvý programovatelný čítač 6 v závislosti ňa logických hodnotách obou ovládacích vstupů bloku 4 řízení prvého čítače a na časovém průběhu signálu nulovacílio kanálu prvého čidla 11. Prvý programovatelný čítač 8 zpracovává pulsy tak, že směrové pulsy odpovídající jednomu smyslu pohybu čidla čítá jeden šestnáctibitový čítač a směrové pulsy odpovídající opačnému smyslu pohybu čidla čítá druhý šestnáctibitový čítač. Obdobně jsou směrové pulsy odvozené od signálu druhého· čidla 12 zpracovány blokem 5 řízení druhého čítače a přivedeny na druhý programovatelný čítač 7, kde se načrtávají. Logické řízení bloků 4 a 5 zajišťuje blok 10 volby režimu, který umožňuje řídit každý z obou programovatelných čítačů 6 a 7 zcela samostatně nebo v případě potřeby řídit oba čítače společně. Spojení se systémovou sběrnicí mikropočítačového systému 13 zajišťuje blok 8 oddělení, který generuje signály pro> interní sběrnice zařízení 1. Adresový výstup bloku 8 oddělení, který obsahuje šest vyšších bitů adresy je zpracován adresovým dekodérem 9, který podle zadané adresy aktivuje příslušné obvody a tím umožňuje zápis nebo čtení dat mikropočítačovým systémem 13.

V mikropočítačovém systému .13 se přečtená data dále zpracovávají, např. pro výpočet absolutní polohy čidla se provede odečtení stavů čítačů obou směrů pohybu čidla, pro zjištění vzájemné diference poloh obou čidel 11, 12 se provede rozdíl absolutních poloh obou čidel apod.

Výše popsané zařízení pro zpracování signálů inkrementálních čidel v mikropočítačovém systému lze použít při řízení technologických procesů, 'u kterých je třeba vyhodnocovat signály jednosměrných nebo dvousměrných inkrementálních čidel pro další zpracování naměřených dat v centrální jednotce mikropočítače. Je použitelné především pro zpracování signálů inkrementálních čidel polohy, které mohou být v provedení lineárním nebo v provedení pro měření úhlového natočení, a to bez ohledu na fyzikální principy vlastních čidel. Pro· možnou aplikaci se vyžaduje pouze dvoufázový výstupní signál čidla, případně nulovací signál čidla. Frekvence vstupních pulsů se může pohybovat v širokém rozsahu. Zařízení lze konstrukčně řešit jako součást mikropočítačové stavebnice a jeho hlavní využití lze předpokládat při regulaci pohonů, při odměřování délky pásu ve válcovenských a papírenských zařízeních, při přesné polohové regulaci elektrohydraulických servomecbanismů apod.

Claims (1)

1. PĚEDMĚT

   Zařízení pro zpracování signálů inkrementálních čidel v mikropočítačovém systému obsahující blok synchronizace, blok zpracování pulsů, blok řízení prvého čítače, blok řízení druhého čítače, prvý programovatelný čítač, druhý programovatelný čítač, blok oddělení, adresový dekodér, blok volby režimu a mikropočítačový systém, vyznačené tím, že výstup (a) bloku (2) synchronizace je připojen na třetí vstup (d) bloku (3) zpracování pulsů, přičemž prvý vstup (b) bloku (3) zpracování pulsů je připojen na prvý výstup (pl) prvého čidla (11), druhý vstup (c) bloku (3) zpracování pulsů je připojen na prvý výstup (rl) druhého čidla (12) a že prvý výstup (e) bloku (3) zpracování pulsů je připojen na prvý pulsní vstup (ch) bloku (4) řízení prvého čítače, druhý výstup (f) bloku (3) zpracování pulsů je připojen na druhý pulsní vstup (i) bloku (4) řízení prvého čítače, přičemž třetí pulsní vstup (1) bloku (4) řízení prvého čítače je připojen na druhý výstup (ql) prvého čidla (11) a že prvý ovládací vstup (j) bloku (4) řízení prvého čítače je připojen na prvý logický výstup (11) bloku (10) volby režimu, přičemž druhý ovládací vstup (k) bloku (4) řízení prvého čítače je připojen na druhý logický výstup (ml) bloku (10) volby režimu a že prvý výstup (m) bloku (4) řízení prvého čítače je připojen na prvý vstup (v) prvého programovatelného čítače (6), přičemž druhý výstup (n) bloku (4) řízení prvého čítače je připojen na druhý vstup (w) prvého programovatelného čítače (6), a že prvý pulsní vstup (o) bloku (5) řízení druhého čítače je připojen na třetí výstup (g) bloku vynalezu (3) zpracování pulsů, přičemž druhý pulsní vstup (p) bloku (5) řízení druhého čítače je připojen na čtvrtý výstup (h) bloku (3) zpracování pulsů, a že třetí pulsní vstup (s) bloku . (5) řízení druhého čítače je připojen na druhý výstup (sl) druhého čidla (12), přičemž prvý ovládací vstup (q) bloku (5) řízení druhého čítače je připojen na třetí logický výstup (nl) bloku (10) volby režimu a že druhý ovládací vstup (r) bloku (5) řízení druhého čítače je připojen na čtvrtý logický výstup (ol) bloku (10) volby režimu, přičemž prvý výstup (t) bloku (5) řízení druhého čítače je připojen na prvý vstup (z) druhého programovatelného čítače (7) a že druhý výstup (u) bloku (5) řízení druhého čítače je připojen na druhý vstup (al) druhého programovatelného čítače (7), přičemž prvý vstup — výstup (dl) bloku (8) oddělení je připojen na vstup — výstup (tl) mikropočítačového systému (13), a že druhý vstup — výstup (el) bloku (8) oddělení je připojen jednak na vstup — výstup (y) prvého programovatelného čítače (6), jednak na vstup — výstup (cl) druhého programovatelného čítače (7) a na vstup — výstup (kl) bloku (10) volby režimu, přičemž adresový výstup (fl) bloku (8) oddělení je připojen na vstup (1) adresového dekodéru (9), jehož prvý výstup (hl) je připojen na ovládací vstup (x) prvého programovatelného čítače (6), přičemž druhý výstup (chl) adresového dekodéru (9) je připojen na ovládací vstup (bl) druhého programovatelného čítače (7) a že třetí výstup (il) adresového dekodéru (9) je připojen na ovládací vstup (jl) bloku (10) volby režimu.