CS239867B1 - Zapojeni univerzálního komunikačního řadiče - Google Patents

Abstract

Zapojení se týká zapojení univerzálního komunikačního řadiče. V závislosti na požadavcích na telemechanizační systém či na časovém nebo vnějším povelu múze pružně programově změnit typ komunikace komunikačního bloku se systémovou pamětí, která může být součástí komunikačního řadiče nebo může být vně komunikačního řadiče. Ukončeni přenosu dat se mikroprocesorovému bloku hlásí buď přímo z řídicího paměťového bloku, nebo prostřednictvím přerušovacího signálu. Vyžádáni komunikace se systémovou pamětí může komunikační blok provést buď přímým vyžádáním, nebo opět signálem přerušení. Zapojení se využije v automatizačni technice při stavbě výkonných telemechánizačních systémů řízených mikropočítači.

Description

Vynález se týká zapojení univerzálního komunikačního řadiče pro výkonné telemechanizační systémy.

Současné telemechanizační systémy, určené pro přenosy povelů signálů a měřených hodnot v rámci různě uspořádaných telemechanizačních sítí, se vesměs řeší tak, že s danou časovou periodou se do řídicí stanice telemechanizační sítě trvale dodávají všechny informace z jedno tlivých podřízených stanic bez ohledu na typ těchto informací a jejich změny. Nevýhodou tohoto řešení je, že centrální stanice se tak trvale zahlcuje mnohdy nezajímavými informacemi a pro zpracování těchto informací musí mít objemné a drahé technioké vybavení. Také čas zpracování všech daných informací je relativně dlouhý. Nejmodernější telemechanizační systémy využívají v jednotlivých stanicích telemechanizační sítě mikropočítače pro řízení provozu. Pro rychlé přenosy velkých objemů dat se používá technika přímé komunikace s pamětí· Pro občasné přenosy malých objemů dat se používá technika přerušení. Pokud mikropočítač ve stanici telemechanizační sítě provádí mimo řízení telekomunikace ještě další jiné úkoly, spojené např· s výpočty a zpracováním naměřených hodnot, je s ohledem na úsporu strojního času vhodné použít kombinaci obou těchto způsobů, tj· přímé komunikace s pamětí s technikou přerušení· Společnou nevýhodou všeoh dosavadních způsobů řešení komunikačních řadičů je, že neumožňují programový výběr způsobu komunikace a jejich kombinování·

- 2 239 867

Tyto nedostatky odstraňuje zapojení univerzálního komunikačního řadiče podle vynálezu· Podstata vynálezu spočívá v tom, že obousměrná skupinová styková svorka zapojení je spojena se skupinovým stykovým vstupem/výstupem přizpůsobovacího bloku· Skupinová obousměrná styková svorka přizpůsobovacího bloku je spojena se skupinovou obousměrnou stykovou svorkou přerušovacího bloku, s řídicím vstupem časovače, s obousměrnou skupinovou svorkou systémové paměti, s obousměrnou sdruženou stykovou svorkou mikroprocesorového bloku, s obousměrnou stykovou sdruženou svorkou řídicího paměťového bloku, se druhým sdruženým řídicím vstupem přepínače a se skupinovou obousměrnou stykovou svorkou komunikačního bloku· Sériový informační vstup komunikačního bloku je spojen s komunikačním vstupem zapojení· Komunikační vstup zapojení je spojen se sériovým informačním výstupem komunikačního bloku, jehož skupinový řídicí vstup je spojen se sdruženým řídicím výstupem přepínače·

První sdružený řídicí vstup přepínače je spojen se sdruženým řídicím výstupem řídicího paměťového bloku, jehož blokovací vstup/výstup je spojen s 'blokovacím v stupem/výstupem mikroprocesorového bloku· Přerušovací vstup mikroprocesorového bloku je spojen s přerušovacím výstupem přerušovacího bloku, jehož první přerušovací vstup je spojen s výstupem časovače· Pulsní vstup časovače je spojen s pulsním výstupem řídicího paměťového bloku, jehož vyžadovací vstup je spojen s vyžadováním výstupem komunikačního bloku. Přerušovací výstup komunikačního bloku je spojen se druhým přerušovacím vstupem přerušovacího bloku·

- 3 239 867

Výhodou uspořádání podle vynálezu je, že dává předpoklady pro vytvoření telemechanizačni sítě, jejíž parametry a výkon mohou být optimálně přizpůsobeny požadavkům· Řídicí mikropočítač může programově užívat buá techniku přímé komunikace s pamět^ nebo techniku přerušení, případně kombinaci obou způsobů. Maximálně se setři strojní čas počítače. Zapojení používá běžně dostupné a levné součásti, takže celková cěna je nízká. Jednoduchost zapojení příznivě ovlivňuje provozní spolehlivost.

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu,na připojeném výkresu.

Jednotlivé bloky zapojení v příkladu konkrétního provedení vynálezu je možno charakterizovat takto. Mikroprocesorový blok 1 je vytvořen jako mikroprocesor běžného typu s příslušnými podpůrnými obvody. Slouží k řízení činnosti univerzálního komunikačního řadiče, případně k dalším účelům. Systémová pamět 2 je vytvořena jako datová a programová paměí z paměťových obvodů. Slouží k uchování programu mikropočítače a ke přechodnému ukládání dat. Řídicí paměťový blok 2. d^e vytvořen jako blok čítačů a logických obvodů. Slouží ke generaci adres paměti a k řízení komunikace s pamětí. Časovač £ je vytvořen jako klopný obvod. Slouží k zapamatování signálu o ukončení komunikace s pamětí na potřebnou dobu. Přepínač 5. je vytvořen jako síť logických hradel. Slouží k přejímání řídicích signálů.pro komunikační blok 7, Přerušovací blok 6 je vytvořen jako registr i logickými obvody. Slouží ke zpracování přerušovacích signálů. Komunikační blok $e vytvořen jako sériový vysílač a přijímač. Slouží k zakódování a ochraně vysílaných informací i k rozpoznání a ke kontrole přijatých informací. Přizpůsobovací blok 2 je vytvořen jako síť obou- 4 239 867 směrných přizpůsobovacích obvodů. Slouží k oddělení vnitřních signálů komunikačního řadiče od signálů jiných částí systému.

Zapojení jednotlivých bloků a svorek univerzálního komunikačního řadiče je provedno takto. Obousměrná skupinová styková svorka 03 zapojení je spojena se skupinovým stykovým vstupem/výstupem 82 přizpůsobovacího bloku 8, Skupinová obousměrná styková svorka 81 přizpůsobovacího bloku 8 je spojena se skupinovou obousměrnou stykovou svorkou 64 přerušovacího bloku 6 j s řídicím vstupem 43 časovače 4, s obousměrnou skupinovou svorkou 21 systémové paměti 2, s obousměrnou sdruženou stykovou svorkou 12 mikroprocesorového bloku 1, s obousměrnou stykovou sdruženou svorkou 33 řídicího paměťového bloku 2» se druhým sdruženým řídicím vstupem 52 přepínače % a se skupinovou obousměrnou stykovou svorkou 73 komunikačního bloku χ. Sériový informační vstup 74 komunikačního bloku X je spojen s komunikačním vstupem 02 zapojení. Komunikační výstup 01 zapojení je spojen se sériovým informačním výstupem 75 komunikačního bloku χ. Skupinový řídicí vstup 71 komunikačního bloku X je spojen se sdruženým řídicím výstupem 53 přepínače χ. První sdružený řídicí vstup 51 přepínače χ je spojen se sdruženým řídicím výstupem 34 řídicího paměťového bloku χ. Blokovací vstup/výstup 31 paměťového bloku X je spojen s blokovacím vstupem/výstupem 13 mikroprocesorového bloku 1» Přerušovací vstup 11 mikroprocesorového bloku 1, je spojen s přerušovacím výstupem 62 přerušovacího bloku ,6. První přerušovací vstup 61 přerušovacího bloku 6 je spojen s výstupem 42 časovače £· Pulsní vstup 41 časovače £ je spojen s pulsním výstupem 32 řídicího paměťového bloku X, jehož vyžadovací vstup XX je spojen s vyžadovacím výstupem 76 komunikačního bloku χ.

- 5 239 867

Přerušovací výstup 72 komunikačního bloku χ je spojen se druhým přerušovacím vstupem 63 přerušovacího bloku 6.

Zapojení univerzálního komunikačního řadiče pracuje takto* Komunikační blok X, který přijme nebo má vyslat informaci, může podle naprogramování příslušných parametrů bučí vydat na svém přerušovacím výstupu 72 signál, který přes přerušovací blok 6 přeruší chod programu a vyžádá příslušnou obsluhu· Nebo si komunikační blok X ze svého vyžadovacího výstupu 76 vyžádá přímou komunikaci se systémovou pamětí 2. Komunikaci bude řídit řídicí pamětový blok X· Po přečtení přijaté informace nebo po dodání informace k vyslání pokračuje komunikační blok X dále v činnosti· Informace se může ze systémové paměti 2 přesunout do komunikačního bloku χ nebo opačně přes skupinovou obousměrnou svorku 73 komunikačního bloku X_| a to bučí programově, případně bez zásahu programu, a to působením řídicích signálů na skupinovém řídicím vstupu 71 komunikačního bloku X· Příslušné řídicí signály se na skupinový řídicí vstup 71 komunikačního bloku χ popouštějí přepínačem ^e. to bu2 z řídicího paměťového bloku X nebo ze druhého sdruženého řídicího vstupu 52 přepínače χ oů mikroprocesorového bloku 1· Typ vnitřní komunikace komunikačního bloku χ a systémové paměti 2 je tak libovolně volitelný programem mikroprocesorového bloku 1, přičemž změna typu komunikace se může vyvolávat časově, vnější, dálkově přijatou informací z komunikačního vstupu 02 zapojení, nebo povelem z obousměrné skupinové stykové svorky 03 zapojení. Ukončení komunikace, kterou řídí řídicí paměťový blok se může mikroprocesorovému bloku 1 hlásit přes jeho blokovací vstup/ výstup 13 > Přerušení komunikace se může též mikroprocesorovému bloku ohlásit pulsem, který se zapamatuje v časovači £ a předá se přes první přerušovací vstup 61 do

- 6 239 867 přerušovacího bloku 6, ve kterém se zpracuje a vydá se jako povel k přerušení na přerušovací vstup 11 mikroprocesorového bloku 1· Opšt záleží pouze na programové volbě a na nastavení příslušných parametrů· Po ukončení obsluhy se časovač £ nuluje přes svůj řídicí vstup 43· Není-li datová část systémové paměti 2: dostatečná pro přenášené objemy dat, lze k obousměrné skupinové stykové svorce 03 zapojení připojit další datovou paměť, přičemž popsané možné typy činnosti komunikačního řadiče se zachovávají·

Vynálezu se využije v automatizační technice při stavbě výkonných, počítači řízených, telemechanizačních systémů a v případech, kde je třeba pružně měnit řízení komunikace za účelem úspory strojního času počítače·

Claims (1)

1. Zapojení univerzálního komunikačního řadiče, vyznačující se tím, že obousměrná skupinová styková svorka (03) zapojení je spojena sé skupinovým stykovým vstupem/ výstupem (82) přizpůsobovacího bloku (8), jehož skupinová obousměrná styková svorka (81) je spojena se skupinovou obousměrnou stykovou svorkou (64) přerušovacího bloku (6), s řídicím vstupem (43) Časovače (4), s obousměrnou skupinovou svorkou (21) systémové paměti (2), s obousměrnou sdruženou stykovou svorkou (12) mikroprocesorového bloku (1), s obousměrnou stykovou sdruženou svorkou (33) řídicího paměíového bloku (3), se druhým sdruženým řídicím vstupem (52) přepínače (5) a se skupinovou obousměrnou stykovou svorkou (73) komunikačního bloku (7), jehož sériový informační vstup (74) je spojen s komunikačním vstupem (02) zapojení, jehož komunikační výstup (01) je spojen se se'riovým informačním výstupem (75) komunikačního bloku (7), jehož skupinový řídicí vstup (71) je spojen se sdruženým řídicím výstupem (53) přepínače Á5), jehož první sdružený řídicí vstup (51) je spojen se sdruženým řídicím výstupem (34) řídicího paměíového bloku (3) , jehož blokovací vstup/výstup (31) je spojen s blokovacím vstupem/výstupem (13) mikroprocesorového bloku (1), jehož přerušovací vstup (11) je spojen s přerušovacím výstupem (62) přerušovacího bloku (6), jehož první přerušovací vstup (61) je spojen s výstupem (42) časovače (4) , jehož pulsní vstup (41) je spojen s pulsním výstupem (32) řídicího paměíového bloku <3), jehož vyžadovaní vstup (35) je spojen s 'vyžadovacím výstupem (76) komunikačního bloku (7)» jehož přerušovací výstup (72) je spojen se druhým přerušovacím vstupem (63) přerušovacího