CS238973B1 - Zapojení pro přenos číslicové informace s využitím integrovaných vysílačů a přijímačů - Google Patents

Abstract

Vynález se týká dálkového přenosu dat. fiesí technický problém blokové synchronizace, zvýšení bezpečnosti přenosu informace, zvýšení spolehlivosti zapojení při využití integrovaných vysílačů a přijímačů. Podstata vynálezu spočívá v prodloužení stop části značky integrovaného vysílače a přijímače o interval odpovídající době přenosu vlastní informační části a střídavém přepínání dvou nezávislých ekvivalentních přijímacích částí integrovaných vysílačů a přijímačů tak, že jedna značka je přijímána a vyhodnocena jednou přijímací částí integrovaného vysílače a přijímače a druhá značka druhou. Pokud se vyhodnocené číslicové informace na výstupech obou přijímacích částí neshodují nebo je na povrchových výstupech signalizována porucha, není informace z přijímací části přepsána do výstupní paměti. Vynálezu může být využito k přenosu kódově nezávislé informace na větší vzdálenosti.

Description

Vynález se týká zapojení pro přenos číslicové informace ε využitím integrovaných vysílačů a přijímačů ;:q zvýšenou schopností synchronizace po ukončení přerušení spojovací cesty a se zvýšeným stupněm zabezpečení přenosu číslicové informace. Zapojení ve zvýšené míře zabrání přepisu chybné informace na výstup přijímače.

Dosavadní známá zapojení pro přenos číslicové informace jsou složitější a dražší, přičemž zvyšují zabezpečení přenosu Číslicové informace spojovací cestou a spolehlivost jen některých důležitých částí zapojení. Dosavadní zapojení, která využívají integrované vysílače a přijímače ρι·ο přenos číslicové informace,přenáší kódově transparentní text při trvalém provozu s nižší spolehlivostí anebo jsou složitější.

Podstata vynálezu spočívá v tom, že výstup zdroje taktovacího signálu vysílací části je připojen na taktovací vstup vysílací části prvního integrovaného vysílače a přijímače se vstupy, jehož výstup je připojen na vstup první sdělovací cesty, přičemž výstup zdroje taktovacího signálu vysílací části je připojen rovněž na taktovací vstup čítače s detekcí stavu, jehož nulovací vstup je připojen na výstup signalizace prázdné paměti vysílací části prvního integrovaného vysílače a přijímače, jehož vstup řídící zápis dat ja připojen na výstup čítače s detekcí stavu, přičemž výstup zdroje taktovacího signálu přijímacích částí je připojen na taktovací vstup přijímací části druhého integrovaného vysílače a přijímače, přičemž výstup zdroje taktovacího signálu při2

238 973 jímacích částí je připojen na taktovací vstup přijímací části třetího integrovaného vysílače a přijímače, přičemž výstup první sdělovací cesty je připojen na první vstup prvního vstupního hradla, jehož výstup je připojen na vstup přijímací části druhého integrovaného vysílače a přijímače, přičemž výstup první sdělovací cesty je rovněž připojen na první vstup druhého vstupního hradla, jehož výstup je připojen na vstup přijímací části třetího integrovaného vysílače a přijímače, jehož výstup signalizace žádosti o čteni dat je připojen na druhý vstup prvního součtového členu, jehož první vstup je připojen na výstup signalizace žádostí o čtení dat přijímací části druhého integrovaného vysílače a přijímače, přičemž výstup prvního součtového členu je připojen přes monostabilní obvod se vstupem a výstupem na vstup signalizace převzetí dat přijímací části druhého integrovaného vysílače a přijímače, přičemž výstup monostabilního Obvodu je rovněž připojen na vstup signalizace převzetí dat přijímací části třetího integrovaného vysílače a přijímače, přičemž výstup monostabilního obvodu je rovněž připojen na vstup prvního čítače mod dva, jehož první výstup je připojen ha druhý vstup prvního vstupního hradla, přičemž druhý výstup prvního čítače mod dva je připojen na druhý vstup druhého vstupního hradla, přičemž poruchové výstupy přijímací části druhého integrovaného vysílače a přijímače jsou připojeny na první skupinu vstupů druhého součtového obvodu, na jehož druhou skupinu vstupů jsou připojeny poruchové výstupy přijímací části třetího integrovaného vysílače a při-3 238 973 jímače, jehož výstupy jsou připojeny na druhou skupinu vstupů komparátoru, na jehož první skupinu vstupů jsou připojeny výstupy přijímací části druhého integrovaného vysílače a přijímače, přičemž výstup komparátoru je připojen na první vstup prvního součinového obvodu, jehož druhý vstup je připojen na výstup druhého součtového obvodu, přičemž výstup jnonostabilního obvodu je rovněž připojen na třetí vstup prvního součinového obvodu, jehož výstup je připojen na hodinový vstup výstupní paměti, jejíž vstupy jsou připojeny na výstupy přijímací části třetího integrovaného vysílače a přijímače, přičemž výstupní paměí má výstupy, j Zapojení podle vynálezu zabrání ve zvýšené míře přepisu bhybné číslicové informace na výstup přijímače, také v přípa dě přerušení spojovací cesty zvýší schopnost synchronizace po ukončení přerušení spojovací cesty a zvyšuje bezpečnost přenosu číslicové informace spojovací cestou. Zapojení podle vynálezu je jednodušší, přičemž je schopné trvalé samostatné činnosti.

Na připojených výkresech je znázorněno na obři 1 - zapojení pro přenos číslicové informace s využitím integro Váných vysílačů a přijímačů, na obr. 2 - tvar vysílané značky, na obr. 3 - grafy znázorňující obnovení synčhronizace a přenos číslicové informace po ukončení přerušení spojovací cesty.

Vzájemné spojení konkrétního provedení podle vynálezu je tvořeno zdrojem taktovacího signálu vysílací části 11

- 4 ~

338 873 jehož výstup 110 je připojen na taktovací vstup 1002 vysílací části prvního integrovaného vysílače a přijímače lg se vstupy 1000. jehož výetup 1001 je připojen na vstup 700 první sdělovací cesty 70. přičemž výstup 110 zdroje taktovacího signálu vysílací části 11 je připojen rovněž na taktovací vstup 120 čítače s detekcí stavu 12, jehož nulovací vstup 122 je připojen na výstup signalizace prázdné paměti 1003 vysílací části prvního integrovaného vysílače a přijímače 10. jehož vstup řídicí zápis dat 1004 je připojen ha výstup 121 čítače s detekcí stavu 12. přičemž výstup 400 zdroje taktovacího signálu přijímacích Částí 40 je připojen na taktovací vstup 2007 přijímací části druhého integrovaného vysílače a· přijímače 20, přičemž výstup 400 zdroje taktovacíhÓJsignálů přijímacích částí 40 je připojen na taktovací vstup 3007 přijímací části třetího integrovaného vysílače a přijímače 22» přičemž výstup 701 první sdělovací cesty 70 je připojen na první vstup 440 prvního vstupního hradla 44« jehož výetup 442 je připojen na vstup 2005 přijímací části druhého integrovaného vysílače a přijímače 20. přičemž výstup 701 první sdělovací cesty 70 je rovněž připojen ha první vstup 450 druhého vstupního hradla 45. jehož výstup 452 je připojen na vstup 3005 přijímací části třetího integrovaného vysílače a přijímače JO, jehož výstup signalizace žádosti o čtení dat 3008 je připojen na druhý vstup 411 prvního součtového členu 41. jehož první vstup 410 je připo- 5 238 973 jen na výstup signalizace žádosti o čtení dat 2008 přijímací části druhého integrovaného vysílače, a přijímače 20, přičemž výstup 412 prvního součtového členu 41 je připojen přes monostabilní obvod 42 se vstupem 420 a výstupem 421 na vstup signalizace převzetí dat 200$ přijímací části druhého integrovaného vysílače a přijímače 22» přičemž výstup 421 monostabilního obvodu 42 je roVněž připojen na vstup signalizace převzetí dat 3009 přijímací části třetího integrovaného vysílače a přijímače 32» přičemž výstup 421 monostabilního obvodu 42 je rovněž připojen na vstup 430 prvního čítače mod dva 43. jehož první výstup 431 je připojen na druhý vstup 441 prvního vstupního hradla 44. přičemž druhý výstup 432 prvního čítače mod dva 43 je připojen na druhý vstup 451 druhého vstupního hradla 45. přičemž poruchové výstupy 2010 přijímací části druhého integrovaného vysílače a přijímače 22 jsou připojeny na první skupinu vstupů 460 druhého součtového obvodu 46, na jehož druhou skupinu vstupů 461 jsou připojeny poruchové výstupy 3010 přijímači části třetího integrovaného vysílače a přijímače JO, jehož výstupy 3006 jsou připojeny na druhou skupinu vstupů 471 komparátoru 42» na jehož první skupinu vstupů 470 jsou připojeny výstupy 2006 přijímací části druhého integrovaného vysílače a přijímače 20, přičemž výstup 472 komparátoru 47 je připojen na první vstup 480 prvního součinového obvodu 48, jehož druhý vstup 481 je připojen na výstup 462 druhého součtového obvodu 46. přičemž

- 6 238 873 výstup 421 monostabilního obvodu 42 je rovněž připojen na třetí vstup 482 prvního součinového obvodu 48, jehož výstup 483 je připojen na hodinový vstup 492 výstupní paměti 49. jejíž vstupy 490 jsou připojeny na výstupy 3006 přijímací části třetího integrovaného vysílače a přijímače 30, přičemž výstupní paměí 49 má výstupy 491»

Vysílaná značka na výstupu 1001 vysílací části prvního integrovaného vysílače a přijímače 10 se skládá ze startovací části 1, informační části 2, stop části 3, prodloužené stop části značky 4»

Prodloužením stop části značky o prodlouženou stop část souměřitelnou s délkou informační části značky integrovaného vysílače a přijímače se zvýší schopnost synchronizace na následující startovací část při libovolném tvaru informační části i v případě, že dojde k obnovení spojení v kterémkoliv okamžiku vysílání značky. Při přenosu kódově nezávislé informace asynchronním způsobem se po obnovení spojení zasynchronizuje přijímací část integrovaného vysílače a přijímače na první stav podobný startovací části, který může být obsažen např. v informační části první neúplné značky. Tím, že je stop feást každé značky prodloužena zasynchronizuje se správně přijímací část integrovaného vysílače a přijímače při příjmu další značky, t.j. první celé značky na její startovací Část. Aby se snížila pravděpodobnost přepisu chybné informace vyhodnocené příjmem první ne- 7 238 973 /

úolné značky z přijímací části integrovaného vysílače a přijímače 30 do výstupní paměti 49, jsou na přijímací straně umístěny dvě shodné přijímací části integrovaných vysílačů a přijímačů 20 a JO, které střídavě přijímají vysílané značky, Hz druhý a třetí graf na obr. 3· Do výstupní paměti 49, viz šestý graf na obr. 3 je informace přepsána pouze tehdy, šhodují-li se informace na obou výstupech přijímacích části integrovaných vysílačů a přijímačů, viz čtvrtý a pátý graf na obr.. 3·

Použitím dvou shodných přijímacích částí integrovaných vysílačů a přijímačů se zvýší i spolehlivost činnosti zapojení bez podstatného zvýšení ceny.

Popsaný vynález najde využití při přenosu číslicových informací na větší vzdálenosti.

Claims (2)

1. Předmět vynálezu

   238 973

   1· Zapojení pro přenos číslicové informace s využitím integrovaných vysílačů a přijímačů se zvýšenou schopností synchronizace při zvýšeném stupni zabezpečení přenosu číslicové informace_tvyznačené tím, že výstup (110) zdroje taktovacího signálu vysílací části (11) je připojen na taktovací vstup (1002) vysílací části prvního integrovaného vysílače· a přijímače (10) se vstupy (1000), jehož výstup (1001) je připojen na vstup (700) první sdělovací cesty (70), přičemž výstup (110) zdroje taktovacího signálu vysílací části (11) je připojen rovněž na taktovací vstup (120) čítače s detekcí stavu (12), jehož nulovací vstup (122) je připojen na výstup signalizace prázdné paměti (1003) vysílací části prvního integrovaného vysílače a přijímače (10), jehož vstup řídící zápis dat (1004) je připojen na výstup (121) čítače s detekcí stavu (12), přičemž výstup (400) zdroje taktovacího signálu přijímacích částí (40) je připojen na taktovací vstup (2007) přijímací části druhého integrovaného vysílače a přijímače (20), přičemž výstup (400) zdroje taktovacího signálu přijímacích částí (40) je připojen na taktovací vstup (3007) přijímací části třetího integrovaného vysílače a přijímače (30), přičemž výstup (701) první sdělovací cesty (70) je připojen na první vstup (440) prvního vstupního hradla (44), jehož výstup (442) je připojen na

   - 9 238 873 vstup (2005) přijímací části druhého integrovaného vysílače a přijímače (20), přičemž výstup (701) první sdělovací cesty (70) je rovněž připojen na první vstup (450) druhého vstupního hradla (45), jehož výstup (452) je připojen na vstup (3005) přijímací části třetího integrovaného vysílače a přijímače (30), jehož výstup signalizace žádosti o čtení dat (3008) je připojen na druhý vstup (411) prvního součtového členu (41), jehož první vstup (410) je připojen na výstup signalizace žádosti o čtení dat (2008) přijímací části druhého integrovaného vysílače a přijímače (20), přičemž výstup (412) prvního součtového členu (41) je připojen přes monostabilní obvod (42) se vstupem (420) a výstupem (421) na vstup signalizace převzetí dat (2009) přijímací části druhého integrovaného vysílače a přijímače (20), přičemž výstup (421) monostabilního obvodu (42) je rovněž připojen na vstup signalizace převzetí dat (3009) přijímací Část-i třetího integrovaného vysílače a přijímače (30), přičemž výstup (421) monostabilního obvodu (42) je rovněž připojen na.vstup (430) prvního čítače mod dva (43), jehož první výstup (431) je připojen na druhý vstup (441) prvního vstupního hradla (44), přičemž druhý výstup (432) prvního čítače mod dva (43) je připojen na druhý vstup (451) druhého vstupního hradla (45), přičemž poruchové výstupy (2010) přijímací části druhého integrovaného vysílače a přijímače (20) jsou připojeny na první skupinu vstupů (460)

   238 973 druhého součtového obvodu (46), na jehož druhou skupinu vstupů (461) jsou připojeny poruchové výstupy (3010) přijímací části třetího integrovaného vysílače a přijímače (30), jehož výstupy (3006) jsnu připojeny na druhou skupinu vstupů (471) komparátoru (47), na jehož první skupinu vstupů (470) jsou připojeny výstupy (2006) -přijímací části druhého integrovaného vysílače.a přijímače (20), přičemž výstup (472) komparátoru (47) je připojen na první vstup (480) prvního součinového obvodu (48), jehož druhý vstup (481) je připojen na výstup (462) druhého součtového obvodu (46), přičemž výstup (421) monostabilního obvodu (42) je rovněž připojen na třetí vstup (482) prvního součinového 'obvodu (48), jehož výstup (483) je připojen na hodinový vstup (492) výstupní paměti (49), jejíž vstupy '(490) jsou připojeny na výstupy (.3006) přijímací části třetího integrovaného vysílače a přijímače (30), přičemž výstupní paměí (49) má výstupy (491)·
2. 2. Zapojení podle bodu 1? vyznačené tím, že vstupy (490) výstupní paměti (49) jsou připojeny na výstupy (2006) přijímací části druhého integrovaného vysílače a přijímače (20)

   2 výkresy