CS236749B1 - Two-processor external computer controller - Google Patents
Two-processor external computer controller Download PDFInfo
- Publication number
- CS236749B1 CS236749B1 CS76084A CS76084A CS236749B1 CS 236749 B1 CS236749 B1 CS 236749B1 CS 76084 A CS76084 A CS 76084A CS 76084 A CS76084 A CS 76084A CS 236749 B1 CS236749 B1 CS 236749B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- processor
- interface
- control unit
- control
- line
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Předmětem vynálgzu je řešení aktivní řídicí jednotky umožňující připojit ke kanálu počítače přídavné zařízení se složitými průběhy spojovacích, řídicích a provozních funkcí. Tohoto cíle se dosahuje s použitím dvou procesorů se společnou operační pamětí: styčného procesu připojeného prostřednictvím relativně jednoduché logické soustavy ke kanálu počítače a řídicího procesoru připojeného k ovládacímu a indikačnímu panelu řídicí jednotky a spolu se styčným procesorem k přídavnému zařízení, jgž oba procesory společně řídí. To umožňuje vyhradit např. jeden z obou procesorů (konkrétně styčný procesor) pro malý okruh časově nejnapjatějěích akcí a druhý procesor pro většinu časově nenáročných operací řešitelných s relativně pomalými, ale levnými integrovanými obvody. Vynálezu může být využito u všech vnějších zařízení připojených k počítači prostřednictvím kanálové spojovací cesty, jako jsou např. všechny druhy vnějších pamětí počítače. V definici předmětu vynálezu a v obrázcích, jež přihlášku vynálezu doplňují, charakterizují vynález nejlépe bod 1 a obr. 2.The subject of the invention is a solution for an active control unit enabling an additional device with complex sequences of connection, control and operating functions to be connected to a computer channel. This objective is achieved by using two processors with a common operational memory: a contact process connected via a relatively simple logic system to the computer channel and a control processor connected to the control and display panel of the control unit and, together with the contact processor, to an additional device, which both processors jointly control. This makes it possible to reserve, for example, one of the two processors (specifically the contact processor) for a small range of the most time-consuming actions and the second processor for the majority of time-saving operations that can be solved with relatively slow but cheap integrated circuits. The invention can be used with all external devices connected to a computer via a channel connection path, such as all types of external computer memories. In the definition of the subject of the invention and in the figures that supplement the application for the invention, point 1 and fig. 2 best characterize the invention.
Description
(54) Dvouprocesorová řídicí jednotka vnějšího zařízení počítače(54) Dual-processor computer control unit
Předmětem vynálgzu je řešení aktivní řídicí jednotky umožňující připojit ke kanálu počítače přídavné zařízení se složitými průběhy spojovacích, řídicích a provozních funkcí. Tohoto cíle se dosahuje s použitím dvou procesorů se společnou operační pamětí: styčného procesu připojeného prostřednictvím relativně jednoduché logické soustavy ke kanálu počítače a řídicího procesoru připojeného k ovládacímu a indikačnímu panelu řídicí jednotky a spolu se styčným procesorem k přídavnému zařízení, jgž oba procesory společně řídí. To umožňuje vyhradit např. jeden z obou procesorů (konkrétně styčný procesor) pro malý okruh časově nejnapjatějěích akcí a druhý procesor pro většinu časově nenáročných operací řešitelných s relativně pomalými, ale levnými integrovanými obvody. Vynálezu může být využito u všech vnějších zařízení připojených k počítači prostřednictvím kanálové spojovací cesty, jako jsou např. všechny druhy vnějších pamětí počítače. V definici předmětu vynálezu a v obrázcích, jež přihlášku vynálezu doplňují, charakterizují vynález nejlépe bod 1 a obr. 2.The object of the invention is to provide an active control unit solution which enables the connection of an additional device to the computer channel with complex connection, control and operation functions. This object is achieved by using two processors with common memory: a liaison process connected via a relatively simple logic system to a computer channel and a control processor connected to the control and display panel of the control unit and together with a liaison processor to an additional device jointly controlling the two processors. This makes it possible, for example, to allocate one of the two processors (namely the interface processor) for a small circuit of the most time-consuming actions and the other for most time-saving operations solvable with relatively slow but cheap ICs. The invention can be applied to all external devices connected to the computer via a channel connection path, such as all kinds of external memories of the computer. In the definition of the subject matter of the invention and in the figures which supplement the invention, point 1 and Fig. 2 best characterize the invention.
Vynález se týká uspořádání a zapojení dvouprocesorové řídicí jednotky vnějšího zařízení poěítače určené pro připojení vnějšího zařízení ke kanálu spojujícímu počítaě se soustavou vnějších zařízení.BACKGROUND OF THE INVENTION The present invention relates to the configuration and connection of a dual-processor computer control unit for connecting an external device to a channel connecting a computer to an external device assembly.
Dosud známá uspořádání a zapojení řídicích jednotek vnějšího zařízení počítače jsou realizována bu3 z pevně zapojených logických obvodů, například čs. AO č. 163944 nebo s použitím jediného procesoru. Nevýhodou prvního řešeni je složitost zapojení a potíže s variabilitou řídicích funkcí. Druhé řešení tyto nevýhody nemá, ale musí použít ke svým funkcím relativně složitý procesor volený se zřetelem k časově nejnapjatějším operacím, přestože většina funkcí, pro něž je určen, má obvykle jen malé nároky na operační rychlost. Z tohoto důvodu klade i druhé z obod známých řešení značné nároky na náročnost a složitost použitých obvodů, jež mohou být neúnosné zejména v případech, kdy musí procesdr zajištovat i styk s lidským činitelem, např. operátorem, technikem a podobně.The prior art arrangements and wiring of the external computer control units are realized either from firmly connected logic circuits, e.g. AO No. 163944 or using a single processor. The disadvantage of the first solution is the complexity of the wiring and difficulties with the variability of the control functions. The second solution does not have these drawbacks, but it must use a relatively complex processor chosen for its most time-consuming operations for its functions, although most of the functions for which it is designed usually have little operating speed. For this reason, the latter of the known solutions also imposes considerable demands on the complexity and complexity of the circuits used, which may be unbearable especially in cases where the processor must also ensure contact with a human factor, such as an operator, a technician, and the like.
Tyto nedostatky jsou odstraněny dvouprocesorovou řídicí jednotkou vnějšího zařízení počítače podle vynálezu, jehož podstatou je procesorová soustava sestávající ze styčného procesoru a řídicího procesoru spojených pomocí společné paměti. Procesorová soustava je na své vstupní straně připojena k logické soustavě kanálového styku, připojené ke kanálové spojovací cestě počítače, dále je připojen k společné paměti a k styčným obvodům řízeného vnějšího zařízení.These drawbacks are overcome by the dual-processor control unit of the external device of the computer according to the invention, which is based on a processor system consisting of a interface processor and a control processor connected by common memory. The processor system on its input side is connected to a logical channel communication system connected to a computer channel path, further connected to common memory and to the interface circuits of the controlled external device.
Podle jedné z možných variant dvouprocesorové řídicí jednotky podle vynálezu obsahuje společná pamět procesorové soustavy dvě spojovací části, z nichž první spojovací část je připojena prostřednictvím prvního spojovacího vedeni spojovací cesty společné paměti s procesorovou soustavou k styčnému procesoru a druhá spojovací část je připojena prostřednictvím druhého spojovacího vedení spojovací cesty společné paměti s procesorovou soustavou k řídicímu procesoru.According to a possible variant of the dual-processor control unit according to the invention, the common memory of the processor assembly comprises two connecting parts, of which the first connecting portion is connected via the first common memory link path of the common memory with the processor system to the interface processor. the common memory link paths with the processor system to the control processor.
V jiné variantě součástí prvního spojovacího vedení spojovací cesty společná paměti s procesorovou soustavou jsou vodiče řídicího vedení, jehož zdrojem je řídicí pamět styčného procesoru.In another variation, the components of the first common memory link path of the shared memory path to the processor system are control line wires, the source of which is the interface processor control memory.
V další variantě součástí prvního spojovacího vedení spojovací cesty společné paměti s procesorovou soustavou jsou vodiče datového výstupního vedení výpočetní jednotky styčného procesoru a vodiče datových vstupů výpočetní jednotky styčného procesoru.In another variation, the first interconnect lines of the common memory link path to the processor system include the data output lines of the interface processor computation unit and the data inputs of the interface processor computation unit.
Podle jiné možné varianty součástí prvního spojovacího vedení spojovací cesty společné paměti s procesorovou soustavou je adresové výstupní vedení výpočetní jednotky styčného procesoru.According to another possible variant, the components of the first common memory link path of the common memory path to the processor system are the address output lines of the interface processor computing unit.
Podle další varianty první spojovací vedení spojovací cesty styčných obvodů vnějšího zařízení s procesorovou soustavou je připojeno svými vstupními vodiči k datovým vstupům výpočetní jednotky styčného procesoru a svými výstupními vodiči k datovému výstupnímu vedení výpočetní jednotky styčného procesoru.According to a further variant, the first connection line of the interface circuit of the external device to the processor system is connected by its input conductors to the data inputs of the processing unit computing unit and by its output conductors to the data output conducting of the processing unit computing unit.
V jiné variantě druhé spojovací vedeni spojovací cesty procesorové soustavy se společnou pamětí je připojeno k sběrnicovému vedeni řídicího procesoru. Další varianta předpokládá, že druhé spojovací vedení spojovací cesty procesorové soustavy se styčnými obvody vnějšího zařízení je připojeno k sběrnicovému vedení řídicího procesoru.In another variation, the second connection line of the shared memory processor path is coupled to the control processor bus line. Another variant assumes that the second connection line of the connection path of the processor system with the interface circuits of the external device is connected to the bus line of the control processor.
Podle jiné varianty k řídicímu procesoru dvouprocesorové soustavy jsou připojeny prostřednictvím spojovací cesty styčná obvody ovládacího a indikačního panelu sestávajícího ze soustavy spínačů a ze soustavy indikačních prvků.According to another variant, the control circuits of the control and indicating panel consisting of a set of switches and a set of indicating elements are connected to the control processor of the dual-processor system via the connection path.
Součástí styčných obvodů ovládacího a indikačního panelu je čítač, parně ΐ a přepínač zapojené tak, že výstup čítače je spojen s adresovým vstupem paměti a s adresovým vstupem přepínače, výstup čítače je připojen k prvnímu souřadnicovému vstupu a výstup přepínače k druhému souřadnicovému vstupu soustavy indikačních prvků a že datový vstup čítače a datový vstup paměti jsou připojeny k výstupu předváděcího obvodu, jehož vstup je připojen k spojovací cestě spojující styčné obvody ovládacího a indikačního panelu s řídicím procesorem.The control and indicator panel interface circuits include a counter, a steam ΐ and a switch wired so that the counter output is connected to the memory address input and the switch address input, the counter output is connected to the first coordinate input and the switch output to the second coordinate input The data input of the counter and the data input of the memory are connected to the output of the demonstration circuit, the input of which is connected to a connection path connecting the interface circuits of the control and indication panel to the control processor.
Předností uvedeného uspořádání a zapojení dvouprocesorové řídicí jednotky podle vynálezu je rozdělení úkolů řídicí jednotky mezi dva paralelně pracující procesory specializované pro funkce, jež jsou jim daného souboru funkcí vyhrazeny. To umožňuje řešit například jeden z obou procesorů, styčný procesor v uvažovaném případě, pro malý okruh časově nejnapjatějších akcí a druhý procesor, řídicí procesor v uvažovaném případě, pro většinu časově nenáročných operací zejména těch, jež zajišťují styk s operátorem a technikem, řešitelných s relativně pomalými, ale levnými obvody s velkou specifickou hustotou logických a paměťových prvků. Důsledkem tohoto rozdělení úkolů je nejen podstatné zvýšení ekonomické stránky návrhu, úspora místa a energetického příkonu, ale i zvýšeni výkonu řídi cí jednotky.The advantage of this arrangement and the wiring of the dual-processor control unit according to the invention is that the tasks of the control unit are divided between two function-specific processors which are assigned to them in a given set of functions. This makes it possible to solve, for example, one of the two processors, the interface processor in the present case, for a small circuit of the most time-stressed actions, and the other processor, the control processor in the present case, for most time-consuming operations, especially those providing operator and technician contact. slow but cheap circuits with a large specific density of logic and memory elements. The consequence of this division of tasks is not only a substantial increase in the economic side of the design, saving space and energy input, but also increasing the performance of the control unit.
Jedno z možných provedení vynálezu je znázorněno na připojených výkresech, kde obr. I znázorňuje jednoprocesorové řešení řídicí jednotky, obr. 2 znázorňuje příklad blokového schématu dvouprocesorové řídicí jednotky vnějšího zařízení počítače, obr. 3 znázorňuje příklad spojení styčného procesoru dvouprocesorové řídicí jednotky se společnou paměti obou procesorů a příklad na obr. 4 znázorňuje možnost zapojení řídicího procesoru' podle vynálezu.One possible embodiment of the invention is shown in the accompanying drawings, wherein FIG. 1 shows a single-processor control unit solution; FIG. 2 shows an example of a block diagram of a dual-processor control unit of an external computer; FIG. 4, and the example in FIG. 4 illustrates the possibility of connecting a control processor according to the invention.
Na obr. 1 je blokové schéma řídicí jednotky vnějšího zařízení počítače řešené s použitím jediného procesoru 2* Další částí řídicí jednotky podle tohoto příkladu je logická soustava 2 připojená prostřednictvím kanálové spojovací cesty J. k počítači a prostřednictvím spojovací cesty k procesoru 1, přičemž procesor 2 je připojen prostřednictvím spojovací cesty 2 k styčným obvodům 6 vnějšího zařízení 2·Fig. 1 is a block diagram of a computer control unit of an external device solved using a single processor 2. Another part of the control unit according to this example is a logic system 2 connected via a channel connection path J to a computer and via a connection path to processor 1; is connected via a connection path 2 to the interface circuits 6 of the external device 2;
Příklad celkového uspořádání dvouprocesorové řídicí jednotky podle vynálezu je na obr. 2. Řídicí jednotka je v tomto případě složena z logické soustavy 2 kanálového styku a z procesorové soustavy 10 sestávající ze styčného procesoru 11 a z řídicího procesoru 12 vybavených společnou pamětí 12· Logická soustava 2 kanálového styku je připojena prostřednictvím kanálové spojovací cesty5! k počítači a prostřednictvím spojovací cesty 14 k styčnému.procesoru 11 procesorové soustavy 10, jež je pomocí cesty 18 připojena k styčným obvodům 2 vnějšího zařízení 2 a pomocí spojovací cesty 21 k společné paměti 12, přičemž styčný procesor 11 je připojen ke styčným obvodům 6 vnějšího zařízení 2 pomocí prvního spojovacího vedení 181 spojovací cesty 18 a ke společné paměti 13 pomocí prvního spojovacího vedení 211 spojovací cesty 21.An example of an overall configuration of a dual-processor control unit according to the invention is shown in Fig. 2. The control unit in this case consists of a channel 2 logic system and a processor system 10 consisting of a interface processor 11 and a control processor 12 equipped with a common memory 12. is connected via a channel connection path 5 ! to the computer and via the connection path 14 to the interface processor 11 of the processor system 10, which via the path 18 is connected to the interface circuits 2 of the external device 2 and via the connection path 21 to the common memory 12, the interface processor 11 is connected to the interface circuits 6 the device 2 by means of the first connecting line 181 of the connecting path 18 and to the common memory 13 by the first connecting line 211 of the connecting path 21.
DrDr
Druhé spojovací vedení 182 spojovací cesty 18 připojuje styčné obvody 6 vnějšího zařízení 2 k řídicímu procesoru 12, jenž je připojen prostřednictvím druhého spojovacího vedení 212 k společné paměti 13 a prostřednictvím spojovací cesty 17 k styčným obvodům 19 ovládacího a indikačního panelu 20, který je podle uvedeného blokového schématu další částí uvažovaného provedení vynálezu.The second connection line 182 of the connection path 18 connects the interface circuits 6 of the external device 2 to the control processor 12, which is connected via the second connection line 212 to the common memory 13 and via the connection path 17 to the interface circuits 19 of the control and indicating panel 20 a block diagram of another part of the contemplated embodiment of the invention.
Společná paměť 13 procesorové soustavy 10 je podle obr. 2 rozdělena na první spojovací část 131. z níž vede prvni spojovací vedení 211 spojovací cesty 21 ke styčnému procesoru 11. na druhou spojovací část 132. k níž vede druhé spojovací vedení 212 spojovací cesty 2.1 z řídicího procesoru 12 a na paměťovou část 133.The common memory 13 of the processor system 10 is divided according to FIG. 2 into a first connecting portion 131 from which the first connecting line 211 of the linking path 21 leads to the interface processor 11 to the second connecting portion 132. to which the second connecting line 212 of the linking path 2.1 the control processor 12 and the memory portion 133.
Příklad podrobnějšího uspořádání styčného procesoru 11 ve vztahu k společné paměti 12 a k· styčným obvodům 6 vnějšího zařízení 2 podle Vynálezu je na obr. 3. Podle tohůto příkladu je součástí styčného procesoru 11 řídicí pamět 31 a výpočetní jednotka 32.An example of a more detailed arrangement of the interface processor 11 in relation to the common memory 12 and the interface circuits 6 of the external device 2 of the invention is shown in Fig. 3. In this example, the interface processor 11 comprises a control memory 31 and a computing unit 32.
Součástí prvního spojovacího vedení 211 spojovací cesty ££, spojujícího společnou pamět £2 procesorové soustavy £0 prostřednictvím její první spojovací části 131 se styčným procesorem 11 . jsou vodiče 301 řídicího vedení 30. jehož zdrojem je řídicí pamět 21, dále adresové výstupní vedení 34 výpočetní jednotky 32. vodiče 351 datového výstupního vedení 35 výpočetní jednotky 32 a vodiče 331 datových vstupů 33 výpočetní jednotky 32.Part of the first link line 211 of the link path 60 connecting the common memory 64 of the processor system 60 via its first link portion 131 to the interface processor 11. there are conductors 301 of control line 30 whose source is control memory 21, furthermore address output line 34 of computing unit 32. conductors 351 of data output line 35 of computing unit 32 and conductors 331 of data inputs 33 of computing unit 32.
První spojovací vedení 181 spojovací cesty 18 mezi styčnými obvody 6 vnějšího zařízení £ a styčným procesorem 11 je podle obr. 3 připojeno svými vstupními vodiči 61 k datovým vstupům 33 výpočetní jednotky 32 a svými výstupními vodiči 62 k datovému výstupnímu vedení j5 výpočetní jednotky 22·The first connection line 181 of the connection path 18 between the interface circuits 6 of the external device 6 and the interface processor 11 is connected with its input conductors 61 to the data inputs 33 of the computing unit 32 and its output conductors 62 to the data output lines 5 of the computing unit 22.
Příklad podrobnějšího uspořádání a zapojení řídicího procesoru 12 procesorové soustavy £0 a ovládacího indikačního panelu 20 spolu s přísluánými styčnými obvody £2 podle vynálezu je na obr. 4. Řídicí procesor 13 podle tohoto příkladu sestává z výpočetní jednotky £21 a z paměti 122 připojených k sběrnicovému vedeni 124. K tomuto sbšrnioovému vedení 124 jsou dále připojeny vodiče druhého spojovacího vedení 212 spojovací cesty 2£ mezi procesorovou soustavou 10 a společnou pamětí 13 a vodiče druhého spojovacího vedení 182 spojovací cesty 18 mezi procesorovou soustavou 10 a styčnými obvody £2, ovládacího a indikačního panelu 2SLt který je podle uvedeného příkladu složen ze soustavy 22 spínačů a ze soustavy 91 indikačních prvků. Styčné obvody 19 ovládacího a indikačního panelu 20 obsahují převáděcí obvody £2, připojující k sběrnicovému vedení 124 prostřednictvím příslušných vodičů 171 spojovací cesty 17 soustavu 22 spínačů a převáděcí obvody 22 s příslušnou doplňkovou logikou připojující k sběrnicovému vedení 124 prostřednictvím příaluáných vodičů 172 spojovací cesty 17 soustavu 91 indikačních prvků. Doplňková logika soustavy 21 indikačních prvků ovládacího a indikačního panelu 20 je podle uvedeného příkladu řešení styčných obvodů 19 složena z čítače 94. paměti 93 a přepínače 22 zapojených tak, aby pamět 93 řídila jednu souřadnici a přepínač 22 druhou souřadnici soustavy 91 indikačních prvků.An example of a more detailed arrangement and wiring of the control processor 12 of the processor system 40 and the control display panel 20, together with the associated interface circuits 52 of the present invention, is shown in Fig. 4. The wires 124 of the connection path 212 between the processor system 10 and the common memory 13 and the wires of the second connection line 182 of the connection path 18 between the processor system 10 and the interface circuits 52 of the control and indicating circuit 12 are further connected to this bus line 124. panel 2SLt, which according to said example is composed of a set of 22 switches and a set of display elements 91. The interface circuits 19 of the control and indicating panel 20 comprise transfer circuits 12 connecting the switch assembly 17 to the bus line 124 via respective conductors 171 of the connection path 17, and transfer circuits 22 with corresponding additional logic connecting the bus line 124 via the wires 172 91 indicators. The supplementary logic of the indicator and control panel 20 is, according to the example of the circuit 19, comprised of a counter 94 and a switch 22 connected so that the memory 93 controls one coordinate and the switch 22 controls the second coordinate of the indicator system 91.
Za tím účelem je výstup 933 paměti 93 připojen k prvnímu souřadnicovému vstupu 911 a výstup 952 přepínače 95 k druhému souřadnicovému vstupu 912 soustavy 91 indikačních prvků a výstup 941 čítače 94 je připojen k adresovému vstupu 931 a k adresovému vstupu 951 přepínače 95. Předvolba a krokování čítače 94 a plnění paměti 93 se uskutečňuje z řídicího procesoru 12 prostřednictvím převáděcího obvodu 221 jehož vstup 961 je připojen ke spojovací cestě 17 a výstup 962 k datovému vstupu 941 čítače 21 * k datovému vstupu 932 paměti 22·To this end, the output 933 of the memory 93 is connected to the first coordinate input 911 and the output 952 of the switch 95 to the second coordinate input 912 of the indicator element assembly 91 and the output 941 of the counter 94 is connected to the address input 931 and the address input 951 of the switch 95. 94 and the memory 93 is filled from the control processor 12 via a transfer circuit 221 whose input 961 is connected to the connection path 17 and the output 962 to the data input 941 of the counter 21 * to the data input 932 of the memory 22.
Výše uvedených výhod dvouprocesorové řídicí jednotky vnějšího zařízení počítače lze využít ve většině aplikací vnějších zařízení počítačů, jež mají být připojena k počítači prostřednictvím kanálové spojovací cesty, zejména věak v těch případech, kdy řízená zařízení elektromechanická části s relativně pomalými reakčními dobami, jde například o různé typy vnějších pamětí, tiskárny a podobně, nebo řídicí jednotku je třeba vybavit relativně složitým stykem s operátorem. Je zřejmá, že obě tyto podmínky řízení se týkáji většiny vnějších zařízení samočinných počítačů současné doby.The above advantages of the dual processor external computer control unit can be utilized in most external computer equipment applications to be connected to the computer via a channel connection path, especially since the controlled devices electromechanical part with relatively slow reaction times are, for example, different external memory types, printers and the like, or the control unit need to be equipped with a relatively complex operator interface. Obviously, both of these control conditions concern most of the external automatic computer devices of the present time.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS76084A CS236749B1 (en) | 1984-02-02 | 1984-02-02 | Two-processor external computer controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS76084A CS236749B1 (en) | 1984-02-02 | 1984-02-02 | Two-processor external computer controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS236749B1 true CS236749B1 (en) | 1985-05-15 |
Family
ID=5340319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS76084A CS236749B1 (en) | 1984-02-02 | 1984-02-02 | Two-processor external computer controller |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS236749B1 (en) |
-
1984
- 1984-02-02 CS CS76084A patent/CS236749B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101498A (en) | Pin selectable multi-mode processor | |
| KR900006866A (en) | Computer system architecture | |
| KR850000718A (en) | Multi Processor System | |
| KR910017307A (en) | Neuro chip and neuro computer with the chip | |
| KR830008242A (en) | Memory controller with inserted queuing device | |
| CS236749B1 (en) | Two-processor external computer controller | |
| US4066883A (en) | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system | |
| WO1988004075A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| KR940005820B1 (en) | Processor having inference structure | |
| CS212354B1 (en) | Two-bus, modular, logic system | |
| JPS63167939A (en) | Emulator for microcomputer with built-in plural processors | |
| KR19980061859A (en) | Multiprocessor System with Arbitration Switch | |
| KR910005479Y1 (en) | Shared input / output port circuit for communication between CPUs | |
| CS245686B1 (en) | An active unit of intercourse interactions | |
| JPS60147553A (en) | Control device with self-diagnosis function | |
| SU968799A1 (en) | Device for interfacing peripherial device with input-output main channel | |
| SU951287A2 (en) | Device for interfacing homogenous computer system | |
| KR920003849B1 (en) | Lsm of multiprocessor system | |
| JPS56143072A (en) | Hung up release and processing system in multiprocessor processing system | |
| CZ546388A3 (en) | Single-board sixteen bit microcomputer | |
| CS196556B1 (en) | Transmission channel of the universal digital computer | |
| Johansson | A computer architecture suited to multiplex wiring systems in cars | |
| CS253217B1 (en) | Connection of computational blocks to control microcomputer with possibility of external access to their operating memories | |
| CS269902B1 (en) | Connection of interrupting circuit | |
| KR940001631A (en) | Main Processing Module Control Circuit of Electronic Switch |