CS236325B1 - Surface planarization of integrated circuits with dielectric insulation - Google Patents

Surface planarization of integrated circuits with dielectric insulation Download PDF

Info

Publication number
CS236325B1
CS236325B1 CS819783A CS819783A CS236325B1 CS 236325 B1 CS236325 B1 CS 236325B1 CS 819783 A CS819783 A CS 819783A CS 819783 A CS819783 A CS 819783A CS 236325 B1 CS236325 B1 CS 236325B1
Authority
CS
Czechoslovakia
Prior art keywords
integrated circuits
etching
bird
oxygen
heads
Prior art date
Application number
CS819783A
Other languages
Czech (cs)
Inventor
Otakar Hutar
Radomir Lenhard
Original Assignee
Otakar Hutar
Radomir Lenhard
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otakar Hutar, Radomir Lenhard filed Critical Otakar Hutar
Priority to CS819783A priority Critical patent/CS236325B1/en
Publication of CS236325B1 publication Critical patent/CS236325B1/en

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Účelem vynálezu je odstranění problémů spojených s povrchovými nerovnostmi, které se formují u hran izolovaných oblastí a současně zvýšení spolehlivosti integrovaných obvodů. Uvedeného účelu se dosáhne tím, že po nanesení pozitivního fotolaku na křemíkové substráty následuje sušení laku, při kterém dojde k úplnému zalití povrchového reliéfu. Potom se vrstva fotolaku leptá plasmochemicky v zařízeni s planparalelními elektrodami ve směsi plynů tetrafluormetanu s kyslíkem CP4 1 - 90 % Op nebo v čistém kyslíku, nebo v zařízeni s barelovým reaktorem v kyslíkovém plasmatu tak, že je rovnoměrně odstraňován pozitivní fotolak a obnažován relief ptačích hlav. V následujícím kroku se termický oxid ptačích hlav odleptá chemicky v roztoku pufrované kyseliny fluorovodíkové. Vynález lze využít při výrobě tranzistorů a bijiolárních i unipolárních integrovaných obvodů.The purpose of the invention is to eliminate problems associated with surface irregularities that form at the edges of isolated areas and at the same time increase the reliability of integrated circuits. The stated purpose is achieved by applying a positive photoresist to silicon substrates followed by drying the varnish, during which the surface relief is completely embedded. Then the photoresist layer is etched plasma-chemically in a device with plane-parallel electrodes in a mixture of tetrafluoromethane and oxygen gases CP4 1 - 90% Op or in pure oxygen, or in a device with a barrel reactor in oxygen plasma so that the positive photoresist is uniformly removed and the relief of the bird heads is exposed. In the following step, the thermal oxide of the bird heads is etched chemically in a buffered hydrofluoric acid solution. The invention can be used in the production of transistors and bipolar and unipolar integrated circuits.

Description

Vynález se týká způsobu planarizace povrchu integrovaných obvodů s dielektrickou izolací.The invention relates to a method of planarizing the surface of integrated circuits with dielectric insulation.

Použití technologie s dielektrickými izolacemi prvků umožňuje významně zvýšit hustotu integrace a operační rychlost obvodů. Vytváření oxidových izolací je však provázeno formováním oxidových výrůstků u krajů izolovaných oblastí, tzv. ptačích hlav. Jako maska pro selektivní izolační oxidaci se nejčastěji používá vrstva nitridu křemíku Si^l·^, vytvořená chemickou depozicí z plynné fáze za sníženého tlaku. Selektivní oxidace a nitridová maska vytvářejí pnutí podél hrany izolačního oxidu, které zvláště v případě zapuštěného izolačního oxidu může produkovat silné zhmoždění křemíku ve formě husté dislokační sítě. Toto pnutí je součtem tahového intrinzického pnutí nitridové vrstvy a tlakového pnutí zapuštěné oxidové izolace. Podmínkou pro správnou funkci integrovaných obvodů je vytvoření bezdefektní struktury, což se zabezpečuje použitím tenkých nitridových vrstev 100 nm a teploty oxidace T 1 000 °C. Tyto podmínky jsou však příčinou zvětšení velikosti ptačích hlav. Pro tloušťku nitridu křemíku x^ = 100 nm, teplotu oxidace T = 1 000 °C je výška ptačí hlavy H = 0,8 * 1/um.The use of dielectric isolation technology makes it possible to significantly increase the integration density and the operating speed of circuits. However, the formation of oxide isolations is accompanied by the formation of oxide growths at the edges of isolated areas, the so-called bird heads. As a mask for selective isolation oxidation, a silicon nitride layer of Si (II) formed most commonly by chemical deposition from the gas phase under reduced pressure. Selective oxidation and the nitride mask create tensions along the edge of the insulating oxide, which, particularly in the case of an embedded insulating oxide, can produce a strong contusion of silicon in the form of a dense dislocation network. This stress is the sum of the intrinsic tensile stress of the nitride layer and the compressive stress of the embedded oxide insulation. A condition for proper functioning of the integrated circuits is the creation of a defective structure, which is ensured by the use of thin nitride layers of 100 nm and an oxidation temperature T of 1000 ° C. These conditions, however, cause an increase in the size of bird heads. For the silicon nitride thickness x ^ = 100 nm, the oxidation temperature T = 1000 ° C is the head height H = 0.8 * 1 / µm.

Povrchové nerovnosti těchto rozměrů již významně snižují přesnost fotolitografického procesu, hlavně při vytváření první a druhé úrovně metalizační sítě a kontaktů mezi první a druhou úrovní metalizace. Na ptačích hlavách se snižuje kvalita dielektrické izolace mezi první a druhou úrovní metalizace. Konečně velké povrchové nerovnosti mají tendenci snižovat spolehlivost integrovaných obvodů v důsledku horšího krytí velkých schodků metalizační sítí.Surface irregularities of these dimensions already significantly reduce the accuracy of the photolithographic process, especially when creating the first and second levels of metallization network and contacts between the first and second levels of metallization. On the bird heads, the quality of the dielectric insulation between the first and second metallization levels decreases. Finally, large surface irregularities tend to reduce the reliability of integrated circuits due to the poor coverage of large deficits by the metallization network.

Snížení velikosti ptačích hlav se v současné době řeší několika způsoby, jejichž nevýhodou je vznik krystalografických deIReducing the size of the bird heads is currently solved in several ways, the disadvantage of which is the formation of crystallographic deli

236 32S fektů u hran izolovaných oblastí v případě použití tlustých vrstev nitridu křemíku Si-^N^, u dalšího způsobu je to náročná příprava tenkých vrstev oxidu křemičitého SiO2 a nitridu křemíku Si^N^ a nízká reprodukovatelnost reaktivního iontového leptání nitridu křemíku Si^N^. V případě použití vysokofrekvenčního odprašování patří k nevýhodám časově náročný proces a několikanásobná změna rychlosti odprašování při postupném obnažování termického oxidu křemičitého SiO2· Obtížné určení okamžiku doleptání oxidu křemíku a opět časová náročnost postupu jsou nevýhodami způsobu planarizace s využitím vícenásobné oxidace.32S FIT 236 at the edges of isolated regions in the case of thick layers of silicon nitride Si ^ N ^, in another method, it is difficult preparation of thin films of silicon dioxide SiO 2 and silicon nitride Si ^ N ^ reproducibility and low reactive ion etching of silicon nitride Si ^ N ^. In case of using high-frequency sputtering is one of the disadvantages of time-consuming process and a multiple speed change during sputtering gradual stripping of thermal silicon dioxide SiO 2 · Difficulty in determining when doleptání silicon oxide again time-consuming process, the disadvantages of using multiple planarization oxidation.

\cbl&y>o irarnéfie\ cbl & y> about irrigation

Využitrfpostupu planarizace naráží na problém nižší reprodukovatelnosti plasmochemického leptání oxidu křemičitého Si02 oproti klasickému mokrému leptání a rizika tvorby fluorouhlíkového depozitu na substrátech.Utilization of the planarization approach encounters the problem of lower reproducibility of SiO 2 plasmachemical etching compared to classical wet etching and the risk of formation of fluorocarbon deposits on substrates.

Výše uvedené nedostatky odstraňuje způsob planarizace povrchu integrovaných obvodů s dielektrickou izolací podle vynálezu, jehož podstata spočívá v tom, že po nanesení pozitivního fotolaku na křemíkové substráty a po vysušení následuje v prvé fázi obnažení ptačích hlav leptáním vrstvy pozitivního fotolaku na křemíkových substrátech plasmochemicky v reaktoru s planparalelními elektrodami nebo v barelovém reaktoru a ve druhé fázi se leptají ptačí hlavy chemicky v roztoku pufrované kyseliny fluorovodíkové .The above-mentioned drawbacks are eliminated by the method of planarization of the surface of integrated dielectric insulated circuits according to the invention, which consists in applying a positive photo-paint to silicon substrates and drying in a first phase by planar parallel electrodes or in a barrel reactor and in the second phase, the bird heads are etched chemically in a buffered hydrofluoric acid solution.

Výhodou postupu podle vynálezu je, vytvoření planárního povrchu, čímž se odstraní problémy spojené s povrchovými nerovnostmi, které se formují u hran izolovaných oblastí. Uvedený způsob je produktivní, protože celý postup trvá asi jednu hodinu. Vhodnou volbou složení leptací směsi a režimu leptání vrstvy fotolaku je možné zajistit reprodukovatelnost uvedeného způsobu.An advantage of the process according to the invention is the formation of a planar surface, thereby eliminating the problems associated with the surface irregularities that form at the edges of the insulated areas. The process is productive because the process takes about one hour. By appropriately selecting the composition of the etching composition and the etching mode of the photo-coat layer, it is possible to ensure the reproducibility of the method.

Postup podle vynálezu je vysvětleni na příkladu pomocí obr. 1, ůón Ί , , , obr. 2 a obr. 3, kdai je znázorněn křemíkový substrát 1., který je pokryt pozitivním fotolakem 2, jehož tloušlka je^ 1/um. Pro dosažení dobré adheze vrstvy pozitivního fotolaku k substrátu je povrch substrátu hydrofobizován např. v parách hexametyldisilazanu. Po nanesení vrstvy fotolaku následuje sušení při teplotě 180 °C, 20 minut na vzduchu. Při tomto sušení se žalejí ptačí hlavy 3. Takto připravené substráty se leptají plasmochemicky v zařízení s planparalelními elektrodami ve směsi tetrafluormetanu s kyslíkem CF^ + 02·The process according to the invention is explained, by way of example, with reference to FIG. 1, FIG. 2, FIG. 2, and FIG. In order to achieve good adhesion of the positive photolab layer to the substrate, the substrate surface is hydrophobized, e.g., in vapors of hexamethyldisilazane. The coating of the photo paint is followed by drying at 180 ° C for 20 minutes in air. During this drying process can Zale third heads thus prepared substrates were etched plasmachemical device with plane-parallel electrodes in a mixture of tetrafluoromethane and oxygen CF ^ 0 + 2 ·

236 325 “5 Průtok CF^ - 100 cm^/min, 02 - 10 cm^/min, vysokofrekvenční výkon je 800 W, frekvence 60 kHz. Teplota substrátů je. 30 °C, doba leptání se volí 4 až 7 minut.236 325 “5 Flow rate CF ^ - 100 cm ^ / min, 0 2 - 10 cm ^ / min, RF power is 800 W, frequency 60 kHz. The temperature of the substrates is. 30 ° C, etching time is selected from 4 to 7 minutes.

Křemíkové substráty 1_ leží na uzemněné elektrodě. Leptací rychlost pozitivního fotolaku 2 je za těchto podmínek podstatně vyšší než leptací rychlost termického oxidu ptačích hlav 2 a proto dochází k jejich postupnému obnažování. V této fázi vznikne na substrátu maska fotolaku /obr. 2/ pro selektivní odleptání termického oxidu ptačích hlav 3. Leptání se ukončí při tloušťce zbytkové vrstvy fotolaku 2<%j 0,3/um. V druhé fázi následuje krátké očištění povrchu substrátu v kyslíkovém plasmatu, jehož účelem je dosažení homogenního leptání termického oxidu ptačích hlav 3 v následném kroku v pufrované kyselině fluorovodíkové. Mokré leptání ptačích hlav 3 se provede v roztoku pufrované kyseliny fluorovodíkové. Leptadlo se připraví rozpuštěním 400 g fluoridu amonného NH^F a 300 g kyselého fluoridu amonného NH^F.HF v 1,2 litru deionizované vody. Teplota roztoku 20 °C.The silicon substrates 7 lie on a grounded electrode. The etching rate of the positive photolak 2 under these conditions is considerably higher than the etching rate of the thermal oxide of the bird heads 2 and therefore they are gradually exposed. At this stage, a photo-mask is formed on the substrate / FIG. 2) for the selective etching of the thermal oxide of the bird's head 3. The etching is terminated at a residual layer thickness of photolab of 2 <% j 0.3 µm. The second stage is followed by a brief cleaning of the substrate surface in the oxygen plasma, the purpose of which is to obtain a homogeneous etching of the thermal oxide of the bird heads 3 in a subsequent step in buffered hydrofluoric acid. The wet etching of the bird heads 3 is carried out in a buffered hydrofluoric acid solution. The etching agent is prepared by dissolving 400 g of ammonium fluoride NH4F and 300 g of NH4FHF in 1.2 liters of deionized water. Solution temperature 20 ° C.

Doba leptání 3,5 minut při leptací rychlosti termického oxidu 120 nm/®in. Zbylý fotolak 2 se odstraní např. v kyslíkové plasmě. Výsledkem postupu je struktura substrátu £ s výrazně potlačenou výškou ptačích hlav znázorněná na obr. 3.Etching time 3.5 minutes at 120 nm / ®in thermal oxide etching rate. The remaining photo-pressure 2 is removed eg in oxygen plasma. The result of the process is the structure of the substrate 5 with the greatly reduced height of the bird heads shown in Fig. 3.

Následující příklad uvádí postup, který spočívá v tom, že se vrstva' pozitivního fotolaku 2 leptá plasmochemicky v barelovém reaktoru. Křemíkové substráty i se připraví stejným způsobem jako v prvním příkladě. Takto připravené substráty £ jsou uloženy v křemenné lodičce ve vzdálenosti 10 mm od sebe. Lodička je umístěna v perforovaném hliníkovém tunelu, který odstiňuje působení vysokofrekvenčního pole. Leptání probíhá v kyslíkovém plasmatu při tlaku 100,Pa a průtoku kyslíku 20 cm^/min. Vysokofrekvenční výkon 150 W, frekvence 13,5 MHz. Doba leptání je 7 až 12 minut. Po dosažení zbytkové tloušťky vrstvy fotolaku 2 0,3/um se leptání ukončí. Leptání oxidu ptačích hlav 3 se provede stejným způsobem jako w prvním příkladu. Zbylý fotolak 2 se opět odstraní např. v kyslíkové plasmě.The following example illustrates a process consisting in that the positive photo-paint layer 2 is etched plasmochemically in a barrel reactor. Silicon substrates 1 are prepared in the same manner as in the first example. The substrates thus prepared are stored in a quartz boat at a distance of 10 mm from each other. The boat is placed in a perforated aluminum tunnel that shields the effects of the high-frequency field. The etching takes place in an oxygen plasma at a pressure of 100 Pa and an oxygen flow rate of 20 cm @ 2 / min. Radio frequency 150 W, frequency 13.5 MHz. The etching time is 7 to 12 minutes. The etching is terminated when the residual layer thickness of the photo-paint 2 reaches 0.3 µm. The etching of the bird head oxide 3 is carried out in the same manner as in the first example. The remaining photo-pressure 2 is again removed, for example, in oxygen plasma.

Způsob planarizace povrchu podle vynálezu lze zahrnout do postupu výroby tranzistoru a bipolárních i unipolárních integrovaných obvodů využívajících technologie se zapuštěnou dielektrickou izolací.The surface planarization method according to the invention can be included in the process of manufacturing a transistor and bipolar and unipolar integrated circuits using embedded dielectric insulation technologies.

Claims (1)

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION 23S 32523S 325 Způsob planarizace povrchu integrovaných obvodů s dielektrickou izolací, vyznačený tím, že po nanesení pozitivního fotolaku na křemíkové substráty a po vysušení následuje v prvé fázi obnažení ptačích hlav leptáním vrstvy pozitivního fotolaku na křemíkových substrátech plasmochemicky v reaktoru s planparalelními elektrodami nebo v barelovém reaktoru a ve druhé fázi se leptají ptačí hlavy chemicky v roztoku pufrované kyseliny fluorovodíkové.Method of planarization of the surface of integrated circuits with dielectric insulation, characterized in that after the application of a positive photo-paint onto the silicon substrates and drying, the first stage is exposed by the etching of the positive photo-paint layer on the silicon substrates plasmochemically in In the second phase, bird heads are etched chemically in a buffered hydrofluoric acid solution.
CS819783A 1983-11-07 1983-11-07 Surface planarization of integrated circuits with dielectric insulation CS236325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS819783A CS236325B1 (en) 1983-11-07 1983-11-07 Surface planarization of integrated circuits with dielectric insulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS819783A CS236325B1 (en) 1983-11-07 1983-11-07 Surface planarization of integrated circuits with dielectric insulation

Publications (1)

Publication Number Publication Date
CS236325B1 true CS236325B1 (en) 1985-05-15

Family

ID=5432205

Family Applications (1)

Application Number Title Priority Date Filing Date
CS819783A CS236325B1 (en) 1983-11-07 1983-11-07 Surface planarization of integrated circuits with dielectric insulation

Country Status (1)

Country Link
CS (1) CS236325B1 (en)

Similar Documents

Publication Publication Date Title
EP0154573B1 (en) Semiconductor planarization process and structures made thereby
EP0221093B1 (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
US4176003A (en) Method for enhancing the adhesion of photoresist to polysilicon
JPS637458B2 (en)
JP2004508709A (en) Oxide selective etching method
JPH06177089A (en) Method for manufacturing semiconductor device
EP0933802B1 (en) Process for the production of semiconductor device
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
US6251804B1 (en) Method for enhancing adhesion of photo-resist to silicon nitride surfaces
JPS63117423A (en) Method of etching silicon dioxide
CS236325B1 (en) Surface planarization of integrated circuits with dielectric insulation
Ehara et al. Planar Interconnection Technology for LSI Fabrication Utilizing Lift‐off Process
CN118039472A (en) An etching method for preparing a low-angle SiC flat terrace and a terminal structure
JPH0321023A (en) Manufacture including formation of spin-on-glass film and product manufactured through said manufacture
US5961718A (en) Process for selectively depositing diamond films
JPS59167021A (en) Manufacture of semiconductor device
KR900006020B1 (en) Dry etching method of silicon nitride film
JP2002009061A (en) Wet etching method
JPH0410739B2 (en)
CS227458B1 (en) Method of planarizing surface of integrated circuits with dielectric insulation
JP3197315B2 (en) Method for manufacturing semiconductor device
JPH0963928A (en) Antireflection film for optical lithography, method for producing the same, and method for using the same
JP2000299374A (en) Shallow trench etching method for element isolating silicon
JPS60250635A (en) Forming method of insulating film
KR0168208B1 (en) How to remove polypolymer