CS230371B1 - Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí - Google Patents
Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí Download PDFInfo
- Publication number
- CS230371B1 CS230371B1 CS711881A CS711881A CS230371B1 CS 230371 B1 CS230371 B1 CS 230371B1 CS 711881 A CS711881 A CS 711881A CS 711881 A CS711881 A CS 711881A CS 230371 B1 CS230371 B1 CS 230371B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- gate
- output
- voltage
- counter
- Prior art date
Links
- 230000006641 stabilisation Effects 0.000 title claims description 7
- 238000011105 stabilization Methods 0.000 title claims description 7
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
Vynález se týká zapojení pro pseudospojitý nárůst napětí se stabilizací napětí.
Dosud se pro plynulý nárůst napětí používalo různých metod. Nejstarší metody byly analogové. Jednou z nich bylo spojení motorku přes převodovku s potenciometrem. Motor otáčel potenciometrem, na který bylo připojeno stabilizované napětí a z běžce potenciometru bylo možné odebírat plynule narůstající napětí. Po dosažení žádaného stavu se motorek odpojil. Výhodou tohoto způsobu byla necitlivost na poruchy. Nevýhoda byla v mechanickém řešení, z čehož plynula poruchovost následkem opotřebení pohybujících se částí včetně potenciometru. Další možností je použít generátoru pilového napětí, který odstraňuje použití pohyblivých částí. Nevýhodou je obtížná stabilizace dosaženého stavu.
Nejpoužívanější metody pro plynulý nárůst napětí jsou číslicové metody, u kterých čítač ovládá D/A převodník. Stav čítače se zvyšuje až do zadané hodnoty, která je hlídána číslicovým nebo analogovým komparátorem. Výhodou je číslicové zadávání žádané hodnoty, jednoduchá volba rychlostí nárůstu napětí změnou kmitočtu hodinovýcti pulsů, eventuální programovatelný nárůst napětí. Nevýhodou je stupňovitý nárůst napětí, což se dá odstranit dostatečným
3!
zjemněním jednotlivých kroků. Další nevýhodou je citlivost na poruchy, která nejvíce vynikne, má-li po dosažení zadaného stavu být tento stav udržován po několik hodin, jakákoli porucha může změnit stav čítače, a tím i výstupního napětí, což může vést k havárii zařízení.
Uvedený nedostatek řeší zapojení pro pseudospojitý nárůst napětí se stabilizací napětí podle vynálezu, u něhož je k jednomu vstupu číslicového komparátoru připojena zadaná hodnota výstupního napětí a k druhému vstupu hodnota okamžitého stavu čítače, kterým je zároveň ovládán D/A převodník tak, že jeho výstupní napětí se postupně zvyšuje od nuly do zadané hodnoty. Podstata zapojení pro pseudospojitý nárůst napětí se stabilizací napětí spočívá v tom, že výstup generátoru pulsů je jednak připojen k vstupu C hradla pro čítání dolů a k vstupu E druhého součinového hradla logického obvodu pro čítání nahoru. Zároveň je generátor pulsů přiveden na vstup děliče pulsů, jehož výstup je připojen na vstup B prvního součinového hradla logického obvodu pro čítání nahoru. Výstup číslicového komparátoru označený > je zaveden na vstup B hradla pro čítání dolů a na vstup B součtového hradla, výstup označený < je přiveden na vstup D druhého součino23Í3 3 7 1 vého hradla logického obvodu pro čítání nahoru a výstup označený = je přiveden na vstup A součtového hradla. Výstup tohoto hradla ovládá klopný obvod RS, složený ze dvou součinových hradel, pomocí vstupu A horního hradla RS obvodu, přičemž výstup tohoto hradla je přiveden na vstup C druhého součinového hradla logického obvodu pro čítání nahoru a na vstup A hradla pro čítání dolů.
Výstup spodního hradla RS obvodu je připojen na vstup A prvého součinového hradla logického obvodu pro čítání nahoru. Výstup hradla pro čítání nahoru ovládá odpovídající vstup čítače a rovněž tak výstup hradla pro čítání dolů. Nulovací impuls ze zdroje nulovacích impulsů je přiveden na vstup B spodního hradla RS obvodu a na nulovací vstup čítače.
Technický pokrok zapojení pro pseudospojitý nárůst napětí se stabilizací napětí podle vynálezu spočívá v tom, že odstraňuje vliv poruchy na hodnotu výstupního napětí po dosažení zadaného stavu, a tím podstatně snižuje možnost havárie celého zařízení.
Vynález bude blíže popsán podle přiloženého výkresu, na kterém je znázorněno blokové schéma zapojení pro pseudospojitý nárůst napětí se stabilizací napětí.
Výstup generátoru 11 pulsů je přiveden na vstup C hradla 8 a na vstup E druhé součinové sekce logického obvodu 7. Zároveň se přivádí na dělič 10 pulsů, jehož dělicí poměr udává rychlost narůstání napětí. Výstup děliče 10 pulsů je přiveden na vstup B první součinové sekce logického obvodu
7. Start nárůstu napětí U z nulové úrovně nastane po ukončení pulsu nulování, který je přiveden na nulovací vstup čítače 9 a na vstup B hradla 6. Pulsy z děliče 10 pulsů předcházejí přes první součinovou sekci logického obvodu 7 na vstup pro čítání nahoru čítače 9. Čítač zvyšuje svůj stav. Jeho výstup je přiveden jednak na D/A převodník 3, na jehož výstupu dostáváme pseudospojltý nárůst napětí a jednak na číslicový komparátor 2, kde se porovnává se zadanou hodnotou 1. V okamžiku rovnosti se objeví log 1 na výstupu =, která po průchodu hradlem 4 ovládá RS klopný obvod složený z hradel S a 8 pomocí vstupu A hradla 5. V případě, že vlivem poruchy dojde k přeskočení stavu rovnosti, objeví se log 1 na výstupu > a přes vstup B hradla 4 provede stejné překlopení RS klopného obvodu jako v případě rovnosti.
Po překlopení RS klopného obvodu výstup hradla 6 zablokuje vstup A první součinové sekce logického obvodu 7 a výstup hradla 5 odblokuje vstup C druhé součinové sekce logického obvodu 7 a vstup A hradla
8. Systém je v rovnovážném stavu. Dojde-li vlivem poruchy ke zvýšení stavu čítače 9, objeví se log 1 na výstupu > číslicového komparátoru 2, která přivedená na vstup B hradla 8 jej otevře a stav čítače 9 je vysokou rychlostí snížen až dojde k rovnosti.
Rovněž při snížení stavu čítače 9 dochází k odblokování druhé součinové sekce logického obvodu 7 přítomností log 1 na výstupu < číslicového komparátoru 2 a stav čítače 9 je rychle zvýšen na zadanou hodnotu 1. Čítač 9, a tím i výstupní napětí D/A převodníku 3, je automaticky udržován rychlou zpětnovazební smyčkou na stavu daném zadanou hodnotou 1. Protože časové konstanty obvodů ve zpětné vazbě jsou dány pouze zpožděními průchodu signálu logickými obvody, lze volit rychlost vyrovnávání čítače 9 po odeznění poruchy tak vysokou, že krátkodobou změnu napětí na výstupu D/A převodníku lze snadno odfiltrovat jednoduchým filtrem prvního řádu.
Zapojení podle vynálezu lze využít převážně ve zdrojích, u kterých je požadavek definovaného a programovatelného nárůstu a které po dotažení požadovaného napětí mají v tomto stavu setrvat po delší dobu i za přítomnosti poruch. Lze jej využít i v případě náběhu pecí, motorů a dalších zařízení, jejichž výstupní veličina je ovládána řídicím napětím.
Claims (1)
- PŘEDMĚTZapojení pro pseudospojitý nárůst napětí se stabilizací napětí, u něhož je k jednomu vstupu číslicového komparátoru připojena zadaná hodnota zdroje U výstupního napětí a k druhému vstupu hodnota okamžitého stavu čítače, kterým je zároveň ovládán D/A převodník tak, že jeho výstupní napětí se postupně zvyšuje od nuly do zadané hodnoty, vyznačené tím, že výstup generátoru (lij pulsů je jednak připojen k vstupu C hradla (8) a ke vstupu E druhého součinového hradla logického obvodu (7) a zároveň je výstup generátoru (11) pulsů propojen na vstup děliče (10) pulsů, jehož výstup je připojen na vstup B prvního součinového hradla logického obvodu (7J, přiVYNÁLEZU čemž výstup číslicového komparátoru (2) je připojen na vstup B hradla (8) a zároveň na vstup B hradla (4), výstup číslicového komparátoru (2) je připojen na vstup D druhého součinového hradla logického obvodu (7) a výstup = je připojen na vstup A hradla (4), jehož výstup je propojen na vstup A hradla (5), přičemž hradla (5 a 6} tvoří RS klopný obvod a výstup hradla (5J je přiveden na vstup C druhého součinového hradla logického obvodu (7j a na vstup A hradla (8) a výstup hradla (6) je připojen na vstup A prvého součinového hradla logického obvodu (7J, kde výstup hradla (7) je připojen na vstup pro čítání nahoru čítače (9) a výstup hradla (8) je připojen na vstup pro čítání dolů čítače (9), přičemž zdroj nulovacích impulsů (12) je připojen na vstup B hradla (6) a na nulovací vstup čítače (S).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS711881A CS230371B1 (cs) | 1981-09-29 | 1981-09-29 | Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS711881A CS230371B1 (cs) | 1981-09-29 | 1981-09-29 | Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS230371B1 true CS230371B1 (cs) | 1984-08-13 |
Family
ID=5419723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS711881A CS230371B1 (cs) | 1981-09-29 | 1981-09-29 | Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS230371B1 (cs) |
-
1981
- 1981-09-29 CS CS711881A patent/CS230371B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2754852C2 (cs) | ||
| DE69430334T2 (de) | Impulsgenerator | |
| DE69229087T2 (de) | Integrierte Halbleiterschaltung mit Taktsignalgenerator | |
| DE69113083T2 (de) | Digitale Taktpufferschaltung mit regelbarer Verzögerung. | |
| DE69508094T2 (de) | Mehrkanalsystem zur verteilung elektrischer energie | |
| DE102013006747B4 (de) | Motorregelvorrichtung mit einem Delta-Sigma-Modulations-AD-Wandler | |
| DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
| DE3322242C2 (cs) | ||
| DE2025865A1 (de) | Relais zum überwachen der Frequenz eines periodischen Signals | |
| CH652223A5 (de) | Steueranordnung fuer eine ein/aus-regelung mit sensorelement und taktgenerator. | |
| CS230371B1 (cs) | Zapojení pro pseudospojitý nárůst napětí se stabilizací napětí | |
| DE3840806C2 (cs) | ||
| EP0066682A2 (de) | Positioniereinrichtung | |
| DE112006002885T5 (de) | Energieversorgungssteuerung | |
| EP0057351B1 (de) | Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen | |
| DE2462452A1 (de) | Steuerung von elektromotoren parallel laufender maschinen | |
| DE102013109447B4 (de) | Ladungspumpenversorgung mit Taktphaseninterpolation | |
| DE2343511C2 (de) | Regelungseinrichtung mit selbsttätiger Adaption der Reglerparameter | |
| DE3048249A1 (de) | Schaltungsanordnung zur kurzschluss- und ueberlastsicherung eines leistungsschaltkreises | |
| US2840709A (en) | Frequency to digital conversion | |
| DE2750545A1 (de) | Regelschaltung fuer buegeleisen mit einem auf die temperatur der buegeleisenheizung ansprechenden fuehlerwiderstand | |
| DE2337199C3 (de) | Schaltungsanordnung zum Überwachen von Drehzahlen | |
| DE2824039A1 (de) | Steuerungseinrichtung fuer eine flugzeugflaechen-enteisungsvorrichtung | |
| DE2025865C (de) | Relais zum Überwachen der Frequenz eines periodischen Signals | |
| US3882404A (en) | Timing device with pulse splitting feedback |