CS229192B1 - Zapojení vyhodnocovacích obvodů pro určování polohy čidla - Google Patents

Description

Vynález se týká zapojení vyhodnocovacích obvodů pro určování polohy Čidla umístěného na ploše se systémem vodičů napájených postupnými napěťovými pulsy s kapacitní vazbou na čidlo.

Dosavadní zařízení pro určování polohy čidla s kapacitní vazbou čidla na systém vodičů v ploše a s vyhodnocovacími obvody, s A/D převodníkem používají například takové zapojení vodičů plochy, kde je každý .vodič jedním koncem zapojen do uzlu odporového děliče. Jeden konec odporového děliče je uzemněn a druhý je napájen střídavým průběhem, čímž amplituda tohoto průběhu lineárně stoupá podél sítě vodičů. Kapacitně vázané čidlo snímá signál, jehož amplituda je úměrná vzdálenosti čidla od prvního vodiče. Tento signál se zpracuje A/D převodníkem a po porovnání s referenční hodnotou se získá výpočtem údaj o poloze čidla na ploše.

Jiná dosavadní zařízení používají napájení vodičů plochy z výstupů posuvného registru, kde všechny vodiče jsou vždy vybuzeny současně a to v prvém kroku všechny na úroveň logické 1 a v dalších krocích se směrem od počátku souřadnice postupně posouvá úroveň logické 0. V každém kroku se porovnává amplituda odezvy vyhodnocená A/D převodníkem s referenční úrovní tak dlouho, až amplituda odezvy má úroveň odpovídající poloze čidla. Potom všechny vodiče vlevo máji úroveň logické 0 a všechny vodiče vpravo úroveň logické 1. Tím se zjistí hrubá poloha, která je dána počtem kroků. Jemná poloha mezi dvěma vodiči se zjisti výpočtem z poměru velikosti odezvy a referenční hodnoty·

Uvedená zařízení mají hlavní nevýhodu v obvodové složitosti, v prvém případě jsou navíc značné požadavky na přesnost odporového děliče, přičemž způsob vyhodpocení dává pouze hrubé určení polohy. V druhém případě pro jemné určení polohy se předpo229 192 kládá lineární vzrůst amplitudy mezi dvěma vodiči, oož neodpovídá přesně skutečnosti a toto se projeví na výsledné přesnosti odečtené souřadnice.

Výše uvedené nedostatky odstraňuje zapojení vyhodnocovacích obvodů pro určování polohy čidla umístěného na ploše se systémem vodičů napájených postupnými napěťovými pulsy s kapacitní vazbou na čidlo podle vynálezu, kde výstup čidla polohy je zapojen přes zesilovač čidla na vstup dat analogoěíslicového převodníku, výstup tohoto převodníku je zapojen na vstup dat první paměti, výstup této paměti je zapojen na vstup dat druhé paměti a současně na první vstup rozdílového obvodu a na první vstup obvodů připojení mikroprocesoru, výstup druhé paměti je zapojen na vstup dat třetí paměti a současně na druhý vstup rozdílového obvodu, výstup třetí paměti je připojen na druhý vstup obvodů připojení mikroprocesoru, výstup generátoru je zapojen na hodinovací vstup generátoru taktů a současně na hodinovací vstup čítače hrubé polohy, výstup tohoto čítače je připojen na třetí vstup obvodů připojení mikroprocesoru, výstup obvodů stavu je zapojen na vstup připravenosti obvodů připojení mikroprocesoru a současně na blokovací vstup generátoru a dále výstup potvrzení obvodů připojení mikroprocesoru je připojen na nulovací vstupy první paměti, druhé paměti, třetí paměti, čítače hrubé polohy, obvodů stavu a generátoru taktů, přičemž jednotlivé výstupy genetátoru taktů jsou zapojeny výstup je připojen na startovací vstup analogočíslicového převodníku, druhý výstup na vstup zápis první paměti, třetí výstup na vstup čtení první paměti a současně na vstup čtení druhé paměti a vstup čtení třetí paměti, čtvrtý výstup na první vstup hradlovacích obvodů, pátý výstup na vstup zápis druhé paměti, dále výstup rozdílového obvodu je zapojen na druhý vstup hradlovacího obvodu, jehož první výstup je připojen na vstup zápis třetí paměti a druhý výstup na nastavovací vstup obvodů stavu.

Zapojení podle vynálezu umožňuje při obvodové jednoduchosti současné hrubé i jemné určení polohy, čímž se dosáhne velká rozlišovací schopnost a přesnost·

Blokové schéma zapojení podle vynálezu je znázorněno na připojeném

U tohoto zapojeni je výstup čidla 1. polohy zapojen přes ze229 192 silovač 2 čidla na vstup dat analogočíslicového převodníku 3. Výstup tohoto převodníku je zapojen na vstup dat první paměti 4. Výstup této paměti je zapojen na vstup dat druhé paměti 5 a současně na první vstup rozdílového obvodu 6 a na první vstup obvodů 7 připojení mikroprocesoru. Výstup druhé paměti 5 je zapojen na vstup dat třetí paměti 8 a současně na druhý vstup rozdílového obvodu 6. Výstup třetí paměti 8 vede pouze na druhý vstup obvodů 7 připojení mikroprocesoru. Výstup generátoru 9 je zapojen na hodinovací vstup generátoru 10 taktů a současně na hodinovací vstup čítače 11 hrubé polohy, jehož výstup je připojen na třetí vstup obvodů 7 připojení mikroprocesoru. Výstup obvodů 12 stavu je zapojen na vstup připravenosti obvodů 7 připojení mikroprocesoru a současně na blokovací vstup generátoru 9. Výstup potvrzení obvodů 7 připojení mikroprocesoru je připojen na nulovací vstupy první paměti 4, druhé paměti 5, třetí paměti 8, čítače 11 hrubé polohy, obvodu 12 stavu a generátoru 10 taktů. Jednotlivé výstupy generátoru 10 taktů jsou zapojeny tak, že první výstup je připojen na startovací vstup analogočíslicového převodníku 3., druhý výstup na vstup zápis první paměti 4, třetí výstup na vstup čtení první paměti 4 a současně na vstupy čtení druhé paměti 5 a třetí paměti 8. Čtvrtý výstup generátoru 10 taktů vede na první vstup hradlovacích obvodů 13, pátý výstup na vstup zápis druhé paměti 5. Výstup rozdílového obvodu 6 je zapojen na druhý vstup hradlovacího obvodu 13, jehož první výstup je připojen na vstup zápis třetí paměti 8 a druhý výstup na nastavovací vstup obvodu 12 stavu.

Činnost tohoto zapojení je následující:

Snímací čidlo _1 je umístěno ná ploše, která obsahuje dvě sítě vodičů pro osy X a Y, přičemž čidlo má kapacitní vazbu k vodičům plochy. Vodiče plochy jsou napájeny postupnými napěťovými pulsy konstantní amplitudy posunutými vzájemně tak, že když v jednom vodiči puls končí, v následujícím právě začíná· Postupné vybuzení vodičů proběhne nejprve v ose X a poté v ose Y. Odezva na Čidle představuje posloupnost pulsů různé amplitudy, přičemž amplituda určitého pulsu je závislá na vzdálenosti čidla od příslušného vodiče snímací plochy a šířka pulsů odpovídá periodě signálu generátoru 9. Signál získaný na snímacím čidle 1 je beze změny tvaru zesílen a impedančně přizpůsoben

229 192

- 5 “ zesilovačem 2 čidla a veden na A/D převodník 3. Zapojení provádí algoritmus, jehož cílem je vyhledání hrubé a jemné polohy čidla vzhledem k prvnímu vodiči dané souřadnice. Odezva na snímacím čidle je tvořena posloupností pulsů různé amplitudy, přičemž nejvyšší amplituda přísluší nejbližšímu vodiči od snímacího čidla. Algoritmus končí při nalezení pulsu odezvy, která má menší amplitudu než puls předchozí. V tomto okamžiku je hrubá poloha určena počtem pulsů a jemná poloha se vypočte na nadřazeném procesoru z číselných velikostí amplitud pulsu předcházejícího a následujícího po největším pulsu. Procesor je připojen k uvedenému zapojení přes obvody 7 připojení mikroprocesoru a to vstupu výstupu.

Jednotlivé bloky uvedeného zapojení jsou řízeny taktovacími pulsy vytvářenými generátorem 10 taktů. Celý taktovací cyklus probíhá během každého napájecího pulsu. V prvním taktu je startován A/D převodník 3. V druhem taktu se číselný údaj o velikosti pulsu odezvy zapisuje do první paměti 4. Ve třetím taktu se přepínají do režimu čtení první paměl 4, druhá pamět 5 a třetí pamět 8, přičemž výstupní data z první paměti 4 se vedou na první vstup rozdílového obvodu 6 a na jeho druhý vstup se vedou data z druhé paměti 5. Rozdílový obvod porovnává současnou velikost pulsu odezvy s velikostí minulého pulsu, která je uložena v druhé paměti 5. Ve třetí paměti 8 je přitom uložena velikost pulsu odezvy v předminulém kroku. Výstup rozdílového obvodu 6 vede na druhý vstup hradlovacího obvodu 13, který v závislosti na výsledku porovnání určuje další Činnost obvodu, pokud je současný puls větší než minulý puls provede se ve čtvrtém taktu přepis informace z druhé paměti 5 do třetí paměti 8 a v pátém taktu přepis informace z první paměti 4 do druhé paměti 5 a obvod je připraven k dalšímu kroku. Jeden krok odpovídá jednomu napájecímu pulsu a tedy jednomu taktovacímu cyklu. Pokud výsledek porovnání udává, že nový puls odezvy je menší než minulý puls znamená to, že je prováděn poslední krok algoritmu a hradlovací obvod 13 nyní propouští Čtvrtý takt na nastavovací vstup obvodu 12 stayu, jehož výstup je veden na vstup připravenosti obvodu £ a zároveň blokuje další činnost generátoru 9, takže pátý takt se již neprovádí. Výstup generátoru 9 vede též na Čítač 11 hrubé polohy, který se zabloková6

229 192 nim generátoru 9 zastavuje· Výstupy první a třetí paměti jsou vedeny na vstupy obvodu 7 a jelikož první i třetí paměť je stále v režimu čtení, přichází na obvod 7 připojení mikroprocesoru údaj o velikosti nového a předminulého pulsu odezvy. Zároveň na obvod 7 připojeni mikroprocesoru je veden výstup čítače 11 hrubé polohy. Po převzetí údajů pro výpočet celkové polohy, která bude součtem hrubé a jemné polohy procesor přes obvod 7 připojení mikroprocesoru aktivuje výstup potvrzeni, který je veden na nulovací vstupy první, druhé a třeti paměti, dále na obvod 12 stavu a na čítač 11 hrubé polohy. Po tomto nulováni je celé zapojení připraveno stejným algoritmem určit údaje pro výpočet souřadnice v druhé ose.

Uvedené zapojeni vyhodnocovacích obvodů lze využít u ζβχ řízení, kde je potřeba přesně určit polohu čidla na ploše. Využití kapacitni vazby čidla na vodiče plochy je výhodné z hlediska jednoduchosti kapacitního Čidla a to jak ve tvaru pera, tak ve tvaru kurzoru.

Zapojení je jednodušší než dosud známá zapojení. Použiti číslicového vyhodnocení dává předpoklady pro velkou přesnost a rozlišovací schopnost při menších nákladech·

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   229 192

   Zapojení vyhodnocovacích obvodů pro určování polohy čidla umístěného na ploše se systémem vodičů napájených postupnými napěťovými pulsy s kapacitní vazbou na Čidlo^ vyznačené t í m , že výstup čidla (1) polohy je zapojen přes zesilovač (2) čidla na vstup dat analocíslicového převodníku (3), výstup tohoto převodníku^je zapojen na vstup dat první paměti (4), výstup této paměti je zapojen na vstup dat druhé paměti (5) a současně na první vstup rozdílového obvodu (6) a na první vstup obvodů (7) připojení mikroprocesoru, výstup druhé paměti (5) je zapojen na vstup dat třetí paměti (8) a současně na druhý vstup rozdílového obvodu (6), výstup třetí paměti (8) je připojen na druhý vstup obvodů (7) připojení mikroprocesoru, výstup generátoru (9) je zapojen na hodinovací vstup generátoru (10) taktů a současně na hodinovací vstup čítače (11) hrubé polohy, výstup tohoto čítač· (11) je připojen na třetí vstup obvodů (7) připojení mikroprocesoru, výstup obvodů (12) stavu je zapojen na vstup připravenosti obvodů (7) připojení mikroprocesoru a současně na blokovací vstup generátoru (9) a dále výstup potvrzení obvodů (7) připojení mikroprocesoru je připojen na nulovací vstupy první paměti (4), druhé paměti (5), třetí paměti (8), čítače (11) hrubé polohy, obvodů (12) stavu a generátoru (10) taktů, přičemž jednotlivé výstupy generátoru (10) taktů jsou zapojeny dodá·, kdejaho prvúf výstup *je připojen na startovací vstup analogočíslicového převodníku (3), druhý výstup na vstup zápis první paměti (4), * třetí výstup na vstup čtení první paměti (4) a současně na vstup čtení druhé paměti (5) a vstup čtení třetí paměti (8), čtvrtý výstup na první vstup hradlovacích obvodů (13), pátý výstup na vstup zápis druhé paměti (5), dále výstup rozdílového obvodu (6) je zapojen na druhý vstup hradlovacího obvodu (13), jehož první výstup je připojen na vstup zápis třetí paměti (8) a druhý výstup na nastavovací vstup obvodů (12) stavu·