CS224732B1

CS224732B1 - Connexion for testing of micro computer system in interruption regime

Info

Publication number: CS224732B1
Application number: CS322582A
Authority: CS
Inventors: Jiri Ing Smisek
Original assignee: Jiri Ing Smisek
Priority date: 1982-05-05
Filing date: 1982-05-05
Publication date: 1984-01-16

Description

Předmětem vynálezu je zapojení, které ředí možnost testování mikropočítačového systému v režimu přeruěení bez nutnosti použití periferních zařízení.The subject of the invention is a circuit that dilutes the possibility of testing the microcomputer system in the interrupt mode without the need for peripheral devices.

V mikropočítačovému systému je často využívaný režim přeruěení, který umožňuje efektivním způsobem řídit procesory v periferních zařízeních včetně komunikace a jiným počítačovým systémem. V praxi existují různé struktury počítačových systémů. Uvažujme systém orientovaný na společnou obousměrnou komunikační sběrnici, na kterou jsou paralelně připojeny mikroprooesor, operační parně l a jednotlivá periferní zařízení. Styk mikroprocesoru s periferními zařízeními se uskutečňuje prostřednictvím adresovatelných registrů určených pro dačesné uchování například přenášeného datového nebo stavového slova. Ukončení operace nebo žádost o obsluhu se hlásí signálem ne společná lince žádostí o přeruěení. Z periferních zařízení jsou uvedené registry ovládané signály ohlašujícími provedeni příslušné operace.In a microcomputer system, an interrupt mode is often used, which allows efficient control of processors in peripheral devices, including communications, and other computer systems. In practice, there are various structures of computer systems. Consider a system oriented towards a common bidirectional communication bus to which a microprocessor, an operating steam l and individual peripheral devices are connected in parallel. The microprocessor contacts the peripheral devices by means of addressable registers intended for temporary storage of, for example, the transmitted data or status words. The termination of an operation or a service request is signaled by a signal not to the common interrupt request line. From peripheral devices, said registers are controlled by signals indicative of an operation being performed.

Pro testování mikropočítačového systému v režimu přerušení není zpravidla nutný přenos různě definovaných vzorků dat. Z tohoto hlediska je proto zbytečně nákladné připojovat k systému pro účely testování plnohodnotná periferní zařízení.In order to test the microcomputer system in interrupt mode, transmission of differently defined data samples is generally not necessary. From this point of view, it is unnecessarily expensive to connect full peripheral devices to the system for testing purposes.

Materiálově úspornější řešení uvedeného problému nabízí zapojení pro testování mikropočítačového systému v režimu přerušeni podle vynálezu, jehož podstatě spočívá v tom, že pátý konektor je volitelně spojen s druhým konektorem, přičemž třetí svorka druhého konektoru je spojena s první svorkou pátého konektoru, čtvrté svorka druhého konektoru je epoje224732A more material-saving solution to the problem provides a circuit for testing the microcomputer system in the interruption mode of the invention, which consists in that the fifth connector is optionally connected to the second connector, the third terminal of the second connector being connected to the first terminal of the fifth connector; is epoje224732

2247 32 na s druhou svorkou pátého konektoru, třetí svorka pátého konektoru, třetí svorka pátého konektoru je spojena s výstupem druhého monostabilního klopného obvodu, jehož spouštěcí vstup je spojen s výstupem prvního zpožďovacího členu a jehož nulovací vstup je spojen a výstupem derivečního členu, čtvrtá svorka pátého konektoru je spojena se vstupem prvního zpožďovacího členu s se vstupem derivečního členu a dále šestý konektor je volitelné spojen s prvním konektorem, přičemž pátá svorka prvního konektoru je spojena s první svorkou šestého konektoru, šestá svorka prvního konektoru je spojena s druhou svorkou šestého konektoru a třetí svorka šestého konektoru je spojena a výstupem druhého zpožďovacího členu, jehož vatup je spojen ae čtvrtou avorkou šestého konektoru. Výhodou uvedeného zapojení je možnost testování mikropočítačového systému v režimu přerušení bez nutnosti použití periferních zeřízení. Při výrobním testování ae potom dosáhne zvýšení produktivity vzhledem k nízké materiálové náročnosti zapojení. Další výhodou pro dlouhodobé testování je odstranění nežádoucího hluku, který způsobují mechniky některých periferních zeřízení. Rovněž lze vhodnou volbou prvků ve zpožďovacích členech měnit frekvenoi žádosti o přerušení.2247 32 on the second terminal of the fifth connector, the third terminal of the fifth connector, the third terminal of the fifth connector is connected to the output of the second monostable flip-flop, the trigger input of which is connected to the output of the first delay member; the fifth connector is coupled to the input of the first delay member to the derivative input and the sixth connector is optionally coupled to the first connector, wherein the fifth connector of the first connector is coupled to the first terminal of the sixth connector; the third terminal of the sixth connector is coupled to the output of a second delay member whose vatup is coupled to the fourth bracket of the sixth connector. The advantage of this connection is the possibility of testing the microcomputer system in the interrupt mode without the need for peripheral devices. During production testing and e then it will achieve an increase in productivity due to the low material consumption of the wiring. Another advantage for long-term testing is the elimination of unwanted noise caused by the mechanics of some peripheral devices. It is also possible to vary the frequency of the interruption request by appropriately selecting the elements in the delay members.

Na obr. 1 je zapojení mikropočítačového systému, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.Fig. 1 shows the wiring of a microcomputer system, where the interconnection of individual blocks together with their designation is shown.

Je na něm znázorněna situace při normálním provozu, kdy jsou ke konektorům 15 a 18 připojeny konektory 16 a 19 periferních zařízení 17 a 20. linka 2 žádosti o přerušeni komunikační sběrnice 4 je spojena se vstupem 290 bloku 2g pro zpracování přerušení v nikroproceaoru 2, ⁸ výstupem 101 prvního obvodu 10 pro generaci žádoati o přerušení a a výstupem 131 druhého obvodu 13 pro generaci žádosti o přerušení. Adresní linky 2 komunikační sběrnice 4 jsou spojeny s adreaním výstupem 5.0 mikroprocesoru ae vstupem 270 prvního adresního dekodéru 27. se vstupem 280 druhého adresního dekodéru £8, a adreaním vstupem 61 zápisovátelné paměti 6 a a adreaním vstupem 70 permanentní, paměti J. Datové linky J komunikační sběrnice 4 jsou spojeny a datovou avorkou 51 mikroprocesoru a datovou svorkou 60 zapisovatelné paměti 6, a datovým výstupem 71 permanentní paměti X a se vstupem 120 datového registru 22, přičemž nejnižší váhová linka datová linka je nevíc spojena a prvním vstupem 111 prvního stavového registru 11. Výetup 271 prvního adresního dekodéru 27 je epo jen ae třetím vstupem 115 prvního stavového registru 22» jehož druhý vstup 113 .ie spojen a druhou avorkou 151 prvního konektoru 1£, jehož první výetup 110 je spojen ae vstupem 100 prvního obvodu 10. P^ro generaci žádosti o přerušení, jehož druhý výetup 112 je spojen a první avorkou 150 prvního konektoru 15 a jehož třetí výstup 114 je spojen se třetí svorkou 152 prvního konektoru 25· Výstup 281 druhého adresního dekodéru 28 je je spojen se zápisovým vstupem 121 datového registru 12a a hodinovým vstupem 140 druhého stavového registru 14. jehož výstup 141 je apojen a druhou svorkou 181 druhého konektoru 18 a jehož nulovací vstup 142 je spojen a výstupem 81 prvního monostabilního klopného obvodu 8. Vatup 130 druhého obvodu 13 pro generaci žádosti o přerušení je spojen se spouštěcím vstupem 80 prvního monostabilního klopného obvodu £ a a první svorkou 180 druhého konektoru 18. jehož pátá svorka 184 je spojena a výstupem 122 datového registru 22· čtvrtá svorka lg3 prvního koněk· toru 15 je spojena a první svorkou 160 třetího konektoru 16 prvního periferního zařízení 17. Páté svorka 154 prvního konektoru 15 je spojena 8 druhou svorkou 161 třetího konektoruIt illustrates the situation in normal operation when the connectors 16 and 19 of peripheral devices 17 and 20 are connected to the connectors 15 and 18. The communication bus 4 interruption request line 2 is connected to the input 290 of the interrupt processing block 2g in the nicroproceaor 2, ⁸ output 101 of the first interrupt request generation circuit 10 and output 131 of the second interrupt request generation circuit 13. The address lines 2 of the communication bus 4 are coupled to the adapter output 5.0 of the microprocessor and to the input 270 of the first address decoder 27, the input 280 of the second address decoder 48, and the adress input 61 of the writable memory 6. the buses 4 are connected to the microprocessor data terminal 51 and the writable memory data terminal 60, and to the permanent memory X data output 71 and the data register input 120, the lowest weighting line the data line being the most connected and the first input 111 of the first state register 11. výetup 271 the first address decoder 27 is referred to ae EPO third input 115 of the first status register 22 »whose second input 113, and the second .ie avorkou 151 £ 1 of the first connector, the first výetup 110 is connected with the entrance 100 the first circuit 10. P ^ro generation an interrupt request whose second exit 112 is connected and the first avork The output 281 of the second address decoder 28 is coupled to the write input 121 of the data register 12a and the clock input 140 of the second state register 14. whose output 141 is connected and a second terminal 181 of the second connector 18 and whose reset input 142 is coupled to the output 81 of the first monostable flip-flop 8. The interrupt request generating circuit 130 of the second circuit 13 is coupled to the trigger input 80 of the first monostable flip-flop. 18. whose fifth terminal 184 is coupled to and output 122 of data register 22; the fourth terminal 18 of the first connector 15 is coupled and the first terminal 160 of the third connector 16 of the first peripheral device 17. The fifth terminal 154 of the first connector 15 is connected 8 to the second terminal 161 of the third connector

16. šestá svorka 155 prvního koanktoru 15 je spojena se třetí avorkou 162 třetího konektoru 16. Třetí svorka 182 druhého konektoru 18 je spojena a první avorkou ISO čtvrtého konektoru Jg druhého periferního zařízení 20. čtvrtá svorka 183 druhého konektoru 18 je spojena a druhou avorkou 191 čtvrtého konektoru 12 ⁸ šestá svorka 185 druhého konektoru 18 je spojena se třetí avorkou 192 čtvrtého konektoru 19. Funkce zapojení je následující: Mikroprocesor 2 adresuje prostřednictvím edreaních linek 2 jednotlivé instrukce řídícího programu uloženého v permanentní paměti J. Instrukce ae šíří po datových linkách 1· Pokud instrukce předepisuje spolupráci mikroprocesoru £ a prvním periferním zařízením 17. objeví se ne edreaních linkách 2 adresa, kterou dekóduje první adresní dekodér 27 jako vlastní a signálem z výstupu 271 se aktivuje první stavový registr 11. Při instrukci typu čtení eejme nikroprocesor_5obsah tohoto registru přes datové linky J (toto spojení není zakresleno). Při instrukci typu zépia vysílá navíc nikroprocesor 2 aktivní signál na nejnižší váhovou linku z datových linek J a na třetím výstupu 114 se objeví signál, který se přenese přes svorky 152. 155 a 162 jako startovací povel do prvního periferního zařízení 17. Jedná-li se například o snímač děrné péaky, sejme se jeddn znak a indikační signál o provedení operace se pošle z druhé svorky 161 třetího konektoru 16. Tento signál se přenese přes svorky 154 a 151 na druhý vatup 113 a způsobí neaktivní hladinu na třetím výstupu 114 a aktivní hladinu na prvním výstupu 110 a na druhém výstupu 113» Z druhého výstupu 112 se vysílá přes svorky 150. 153 a 160 stopovací signál pro mechaniku snímače a na výstupu 101 aa objeví signál žádosti o přerušení probíhajícího programu. Tato žádost se přes linkuj žádostí o přerušení dostane ne vatup 290 a vyhodnotí ae v bloku 22 P^ro «pracování přerušení v mikroprocesoru í. Po akceptování žádosti přejde mikroprocesor J ns podprogram obsluhy žádajícího periferního zařízení a v rámci něho sejme obsah vnitřního datového registru prvního periferního zařízení 17 (toto spojení není zakresleno) a uloží jej do zapiaovatelné paměti 6. Pokud instrukce předepisuje spolupráci mikroprocesoru 2 ⁸ druhým periferním zařízením JO, vysílá se ns edreaních linkách JJ adresa, kterou pozná jako vlastní druhý adresní dekodér 28. Spojení naznačené na obrázku 1 umožňuje přenos dat i směrem z mikropočítačového systému do druhého periferního zařízení 20 a může sloužit jako příklad obousměrného připojení k jinému počítači. Po aktivaci druhého adresního aekodéru 28 se zapíše datové slovo s datových linek J do datového registru 12 a výstup 141 druhého stavového registru 14 se neatsví do aktivního atavu. Připojený počítač (ve funkci druhého periferního zařízení 20) testuje stav výstupu 141 přaa svorky 181. 183 a 191 prostřednictvím přerušení v rámci tohoto počítače.16. the sixth terminal 155 of the first coanker 15 is coupled to the third connector 162 of the third connector 16. The third terminal 182 of the second connector 18 is coupled and the first ISO connector of the fourth connector 18 of the second peripheral device 20. the fourth connector 12 ^{8 the} sixth terminal 185 of the second connector 18 is coupled to the third connector 192 of the fourth connector 19. The wiring function is as follows: The microprocessor 2 addresses, via educt lines 2, the individual instructions of the control program stored in the nonvolatile memory. If the instruction prescribes the co-operation of the microprocessor 6 and the first peripheral device 17, an unreactive line 2 will appear, the address being decoded by the first address decoder 27 as its own, and the first state register 11 is activated by output 271. stru via data lines J (this connection is not drawn). In addition, in the zepia instruction, the microprocessor 2 sends an active signal to the lowest weight line of data lines J, and at the third output 114 a signal appears which is transmitted via terminals 152. 155 and 162 as a start command to the first peripheral device 17. for example, a punch sensor, a single character is scanned and an operation indication signal is sent from the second terminal 161 of the third connector 16. This signal is transmitted via terminals 154 and 151 to the second input 113 and causes an inactive level at the third output 114 and an active level. at the first output 110 and at the second output 113 " From the second output 112, a stop signal for the sensor mechanics is sent via terminals 150, 153 and 160. This request through an interrupt request linkuj gets no vatup 290 and evaluated in block 22 e P ^ro «working interruption in the microprocessor. After accepting an application microprocessor proceeds J ns subroutine operator requesting peripheral device and within it scans the content of the first internal data register of the peripheral device 17 (this connection is not shown) and stores it in the memory 6. If zapiaovatelné instruction prescribes cooperation microprocessor 2 ⁸ second peripheral JO The address shown in FIG. 1 allows data to be transferred from the microcomputer system to the second peripheral device 20 and can serve as an example of bidirectional connection to another computer. Upon activation of the second address encoder 28, the data word J of the data lines J is written to the data register 12, and the output 141 of the second state register 14 does not enter the active attitude. The connected computer (in function of the second peripheral device 20) tests the state of the output 141 at terminals 181, 183 and 191 by means of an interrupt within the computer.

Po akceptování této informace ae sejme přes svorky 184. 185 a 192 stav výstupu 122 datového registru 12. V případě, že druhý počítač posílá data do mikropočítačového syatému (datová cesta není zakreslena), vysílá aktivní signál z první svorky 190 čtvrtého konektoru 19.Upon receipt of this information, and captures the status of the output 122 of the data register 12 via terminals 184. 185 and 192. When the second computer sends data to the microcomputer system (data path not plotted), it transmits an active signal from the first terminal 190 of the fourth connector 19.

Tento signál se šíří přes svorky 182 s 180 ns spouštěcí vstup 80 a vygeneruje sa z výstupu 81 nulovací impuls pro druhý stavový registr 14. Současně sa na výstupu ljl generuje žádost o přerušení probíhajícího programu v mikropočítačovém systému. Po akceptování žádosti přejde mikroprocesor £ na obslužný podprogram a v rámci něho sejme obsah datového registru na interfejsové desce připojeného počítače.This signal is passed through terminals 182 s 180 ns trigger input 80 and a reset pulse is generated from output 81 for the second state register 14. At the same time, an output for interrupting the running program in the microcomputer system is generated at output 11j. Upon accepting the request, the microprocessor 8 switches to the service subroutine and within it removes the contents of the data register on the interface board of the connected computer.

Ns obr. 2 je zapojení podle předmětu vynálezu , kde je znázorněné situace při testová224732 ní režimu přerušení.Fig. 2 is a circuit according to the present invention, showing a situation in a test224732 interrupt mode.

Periferní zařízení 17 a 20 jsou odpojená a dó systémových konektorů a 18 jsou zasunuty konektory 26 s 24. jejichž prostřednictvím se připojí obvody simulace. Třetí svorkaThe peripheral devices 17 and 20 are disconnected and connectors 26 and 24 are inserted into the system connectors 18 and through which the simulation circuits are connected. Third clamp

182 druhého konektoru 18 je spojena s první svorkou 240 pátého konektoru 24. Čtvrtá svorka182 of the second connector 18 is coupled to the first terminal 240 of the fifth connector 24. The fourth terminal

183 druhého konektoru 18 je spojena s druhou svorkou 241 pátého koenktoru 24. Třetí svorka 242 pátého konektoru 24 je spojena s výstupem 220 druhého monostabilního klopného obvodu 22. jehož spouštěcí vstup 221 je spojen s výstupem 211 prvního zpožďovacího členu gl a jehož nulovací vstup 222 Je spojen s výstupem 231 derivačního členu 2j. Čtvrtá svorka 243 pátého konektoru 24 je spojena se vstupem 210 prvního zpožďovacího členu 21 a ae vstupem 230 derivačního členu 23. Pátá avorka 154 prvního konektoru 15 je spojena s první svorkou 260 šestého konektoru £6. Šestá svorka 155 prvního konektoru 15 Je spojena s druhou svorkou 261 šestého konektoru £6. Třetí svorka 262 šestého konektoru g6 je spojena s výstupem 251 druhého zpožďovacího členu 25. jehož vstup 250 je spojen se čtvrtou svorkou 26j šestého konektoru 26. Funkce zapojení je následující: Startovací signál ae šíří na šestou svorku 155 prvního konektoru 1£ (viz popis funkce zapojení na obrázku 1) a dále přes druhou svorku 261 a přes čtvrtou svorku 263 šestého konektoru 2& na vatup 250 druhého zpožďovacího členu 25. Se zpožděním daným časovou konstantou druhého zpožďovacího členu 25 se objeví aktivní hladina signálu na výstupu $1 a jako indikační signál o provedení operace se šíří přes svorky 262 a 260 šestého konektoru 26 na pátou svorku 154 prvního konektoru 15. Pokud je aktivován signál na čtvrté avorce 183 druhého konektoru 18. pak ee tento signál šíří přes svorky 241 s 243 pátého konektoru ži na vstupy 210 a 230. Na výstupu 231 se vygeneruje nulovací impuls pro druhý monostabilní klopný obvod 22 a jeho výstup 220 je neaktivní. Se zpožděním definovaným časovou konstantou prvního zpožďovacího členu 21 se generuje spouštěcí signál na vstupu 221 a na výstupu 220 vznikne aktivní impuls, který se šíří přes svorky 242 a 240 pátého konektoru 24 na třetí svorku 182 druhého konektoru 18. Trvání impulsu je dáno časovou konstantou u prvního monostabilního klopného obvodu 22. Časová konstanta je zvolena tak, aby během aktivní úrovně impulsu na výstupu 220 byla spolehlivě akceptována žádost o přerušení v mikroprocesoru £. Jeho aktivní hladina končí příchodem dalšího nulovacího impulsu na vstup 222. Chybové stavy jsou zobrazovány na signalizačním zařízení, které Je připojeno ke komunikační sběrnici mikroprocesorového systému (není zakresleno).183 of the second connector 18 is connected to the second terminal 241 of the fifth coenector 24. The third terminal 242 of the fifth connector 24 is connected to the output 220 of the second monostable flip-flop 22 whose trigger input 221 is connected to the output 211 of the first delay member g1. connected to the output 231 of the derivative member 2j. The fourth terminal 243 of the fifth connector 24 is connected to the input 210 of the first delay member 21 and to the input 230 of the derivative member 23. The fifth terminal 154 of the first connector 15 is connected to the first terminal 260 of the sixth connector 24. The sixth terminal 155 of the first connector 15 is connected to the second terminal 261 of the sixth connector 66. The third terminal 262 of the sixth connector g6 is coupled to the output 251 of the second delay member 25. whose input 250 is coupled to the fourth terminal 26j of the sixth connector 26. The wiring function is as follows: 1), and via second terminal 261 and fourth terminal 263 of sixth connector 2 ' to vatup 250 of second delay member 25. With a delay given by the time constant of second delay member 25, the active signal level at output $ 1 and an indication of execution the operation propagates through terminals 262 and 260 of the sixth connector 26 to the fifth terminal 154 of the first connector 15. If the signal at the fourth terminal 183 of the second connector 18 is activated, then this signal propagates through terminals 241 and 243 of the fifth connector to inputs 210 and 230. At output 231, a reset pulse is generated for the second monostable tipping o 22 and its output 220 is inactive. With a delay defined by the time constant of the first delay member 21, a trigger signal is generated at input 221 and an active pulse is output at output 220 that propagates through terminals 242 and 240 of fifth connector 24 to third terminal 182 of second connector 18. The time constant is selected such that, during the active pulse level at the output 220, an interrupt request in the microprocessor 6 is reliably accepted. Its active level ends with the arrival of another reset pulse at input 222. Error conditions are displayed on a signaling device that is connected to the communication bus of the microprocessor system (not plotted).

Možnost použití uvedeného zapojení je pro testování mikropočítačového systému v režimu přerušení ve všech případech, kde jsou periferní zařízení připojena popsaných způsobem.The possibility of using said circuitry is to test the microcomputer system in interruption mode in all cases where peripheral devices are connected as described.

Claims

A circuit for testing a microcomputer system in an interruption mode characterized in that the fifth connector (24) is optionally connected to the second connector (18), the third terminal (182) of the second connector (18) being connected to the first terminal (240) of the fifth connector (24), the fourth terminal (183) of the second connector (18) is connected to the second terminal (241) of the fifth connector (24), the third terminal (242) of the fifth connector (24) is connected to the output (220) of the second monostable flip-flop 22), the trigger input (221) of which is coupled to the first delay Si (21) and its reset input (222) is coupled to the output (231) of the derivative member (23), the fourth terminal (243) of the fifth connector (24) is connected to the input (210) of the first delay member (21) and the input (230) of the derivative member (23), and the sixth connector (26) is optionally connected to the first connector (15), the fifth terminal (154) the first connector (15) is apo and the first terminal (260) of the sixth connector (26), the sixth terminal (155) of the first connector (15) is connected and the second terminal (261) of the sixth connector (26) and the third terminal (262) of the sixth connector (26) is connected and an outlet (251) of the second delay member (25), the input (250) of which is connected to the fourth terminal (263) of the sixth connector (26).