CS223380B1

CS223380B1 - Connection of an 8-bit analogue-to-digital parallel serial converter

Info

Publication number: CS223380B1
Application number: CS64981A
Authority: CS
Inventors: Karel Hejduk
Original assignee: Karel Hejduk
Priority date: 1981-01-29
Filing date: 1981-01-29
Publication date: 1983-10-28

Abstract

Vynález se týká impulsové techniky a řeší zjednodušení paralelně sériových převodníků. Podstata vynálezu spočívá v použití dvou regulačních napětí pro komparátory čtyřbitového A/D převodníku. Po získání hrubé hodnoty čtyřbitového signálu a jejím odečtení (po zpětném převedení na analogovou hodnotu] se tato hodnota odečte od hodnoty analogového signálu, načež se změní referenční napětí a na výstupu A/D převodníku se získá druhé významem méně hodnotné čtyřbitové slovo. Na výkrese (Url a Ur2) a paměti (Pl a P2j zapojené na výstup rekodéru (Rj.The invention relates to pulse technology and solves the simplification of parallel-serial converters. The essence of the invention lies in the use of two control voltages for comparators of a four-bit A/D converter. After obtaining the raw value of the four-bit signal and subtracting it (after converting back to an analog value), this value is subtracted from the value of the analog signal, after which the reference voltage is changed and a second, less significant four-bit word is obtained at the output of the A/D converter. In the drawing (Url and Ur2) and memories (Pl and P2j connected to the output of the recoder (Rj.

Description

Vynález se týká impulsové techniky a řeší zjednodušení paralelně sériových převodníků.The invention relates to pulse technology and solves the simplification of parallel serial converters.

Podstata vynálezu spočívá v použití dvou regulačních napětí pro komparátory čtyřbitového A/D převodníku. Po získání hrubé hodnoty čtyřbitového signálu a jejím odečtení (po zpětném převedení na analogovou hodnotu] se tato hodnota odečte od hodnoty analogového signálu, načež se změní referenční napětí a na výstupu A/D převodníku se získá druhé významem méně hodnotné čtyřbitové slovo. Na výkrese (Url a Ur2) a paměti (Pl a P2j zapojené na výstup rekodéru (Rj.The principle of the invention is to use two control voltages for comparators of a four-bit A / D converter. After obtaining the gross value of the four-bit signal and subtracting it (after converting back to an analog value), this value is subtracted from the analog signal value, then the reference voltage is changed and the less significant four-bit word is obtained at the A / D converter. Ur1 and Ur2) and memory (P1 and P2j) connected to the output of the recoder (Rj.

líntench

Ur iUr i

Vynález se týká zapojení osmibitového analogo-číslicového paralelně sériového převodníku opatřeného součtovým zesilovačem, na jehož výstupu jsou paralelně komparátory zapojené druhým vstupem na odporový, se zdrojem referenčního napětí spojený řetězec čtyřbitového analogo-číslicového převodníku, k jehož výstupu je připojena paměť pro uložení hrubé číselné hodnoty signálu a číslicově analogový převodník, jehož výstup je zapojen na vstup součtového zesilovače.BACKGROUND OF THE INVENTION The present invention relates to an 8-bit analog-to-digital parallel-serial converter with a summation amplifier, the output of which is a parallel comparator connected via a second input to a resistor, a 4-bit analog-to-digital converter. signal and digital to analog converter, the output of which is connected to the input of the summation amplifier.

Jsou známa zapojení osmibitových analogo-číslicových (A/DJ převodníků pracujících na principu postupných aproximací, vyžadujících pro danou délku slova osmi kroků, čímž vzniká značně dlouhá doba převodu. Nejrychlejší, ale také nejsložitější osmibitové A/D převodníky pracují na komparačním principu, kdy po rozkladu analogového signálu je výsledné osmibitové slovo získáno čistě komparačním převodem, například skladbou pěti- a tříbitového slova.There are known connections of 8-bit analog-to-digital (A / DJ converters working on the principle of successive approximations, requiring eight steps for a given word length, thus creating a very long conversion time. The fastest but also the most complicated 8-bit A / D converters work on of the analog signal decomposition, the resulting eight-bit word is obtained by a purely comparative conversion, for example, by a five- and three-bit word composition.

Kompromisem mezi oběma uvedenými principy jsou paralelně sériové převodníky, u nichž se komparačním způsobem získává a ukládá v paměti nejprve hrubá číselná hodnota analogového signálu, která se po převedení D/A převodníkem odečítá od vstupního analogového napětí a jedním aproximačním krokem se opět komparačním způsobem získává jemná hodnota číselného signálu. Těchto A/D převodníků se vynález týká.The compromise between the two principles is parallel series converters, in which the raw analog value of the analog signal is first obtained and stored in the comparative manner, which after subtraction by the D / A converter is subtracted from the analog input voltage. numeric signal value. The present invention relates to such A / D converters.

Jsou známé osmibitové paralelně sériové A/D převodníky, u nichž se rozdíl mezi vstupní analogovou hodnotou signálu a odečtenou, na analogovou hodnotu zpět přivedenou hrubou čtyřbitovou číselnou hodnotu signálu přivede pomocí dalšího čtyřbitového A/D převodníku na jemnou čtyřbitovou číselnou hodnotu, která se pak uloží v druhé paměti. Nevýhodou těchto převodníků je použití druhého čtyřbitového A/D převodníku pracujícího rovněž na komparačním principu, čímž se zapojení stává značně složitým.Eight-bit parallel serial A / D converters are known in which the difference between the input analog value of the signal and the subtracted back-to-back analog 4-bit value is fed to another 4-bit A / D converter to a fine 4-bit numeric value. in the second memory. The disadvantage of these converters is the use of a second four-bit A / D converter also working on the comparative principle, which makes the connection very complicated.

Účelem vynálezu zapojení osmibitového analogo-čísllcového paralelně sériového převodníku je odstranit vpředu uvedené nevýhody, čehož se podle podstaty vynálezu dosáhlo tím, že odporový řetězec analogo-číslicového převodníku je připojen na druhý zdroj referenčního napětí a výstupy komparátorů jsou zapojeny na vyrovnávací paměť s rekodérem na výstupu, k němuž jsou připojeny paměti, přičemž číselně analogový převodník je zapojen na výstup vyrovnávací paměti nebo rekodéru.The purpose of the invention of connecting an 8-bit analog-to-digital parallel serial converter is to eliminate the above mentioned disadvantages, which according to the principle of the invention is achieved by the resistor chain of the analog-to-digital converter connected to a second reference voltage source and the comparator outputs to which memories are connected, wherein the numerical-to-analog converter is connected to the output of a buffer or a recoder.

Příklad zapojení podle vynálezu je dále popsán a jeho činnost vysvětlena s pomocí výkresu, na němž je vyznačen součtový zesiW' ' .7.,,..,..::..............An exemplary circuit according to the invention is described below and its operation is explained with reference to the drawing, in which the summation amplitude 7 is indicated.

lovač SZ s kladným zdrojem +Uk kompenzačního napětí, na jehož vstup je přiváděno analogové napětí ua vstupního signálu. Na výstup součtového zesilovače SZ je paralelně zapojeno šestnáct komparátorů K1 až K1B, jejichž druhé vstupy jsou zapojeny na odporový řetězec, k němuž je připojeno vždy jeden ze dvou zdrojů Url a Ur2 referenčního napětí. Na výstupy komparátorů K1 až K16 je zapojena vyrovnávací paměť VP. Na její výstup je zapojen rekodér R, popřípadě i číslicově analogový převodník D/A. Na výstup rekodéru R jsou zapojeny dvě paměti Pl, P2 popřípadě číslicově analogový převodník D/A není-li zapojen na výstup vyrovnávací paměti VP, jak je na výkrese znázorněno čárkovaně. Výstup převodníku D/A je zapojen na vstup součtového zesilovače SZ. Známým způsobem je k vstupu analogového signálu zapojen komparátor Kz znaménka a paměť Pz znaménka.A positive voltage source + Uk compensator, whose input is supplied with analog voltage u and input signal. Sixteen comparators K1 to K1B are connected in parallel to the output of the amplifier SZ, the other inputs of which are connected to a resistor string, to which one of the two reference voltage sources Ur1 and Ur2 is connected. The VP buffer is connected to the outputs of comparators K1 to K16. Its output is connected to a recoder R or a digital / analog D / A converter. Two memories P1, P2 or a D / A converter are connected to the output of the recoder R, if not connected to the output of the buffer VP, as shown in dashed lines in the drawing. The output of the D / A converter is connected to the input of the amplifier SZ. In a known manner, the comparator Kz of the sign and the Pz memory are connected to the analog signal input.

Vůči analogovému napětí ua vstupního signálu je kladné kompenzační napětí zdroje + Uk voleno tak, že součtový zesilovač SZ pracuje jen v kladné oblasti. Po porovnání výstupního napětí součtového zesilovače SZ s prvým zdrojem Url referenčního napětí v komparátorech K1 až K16 čtyřbitového A/D převodníku je v přirozeném tvaru zaznamenána ve vyrovnávací paměti VP, a po zakódování v rekodéru R uložena v paměti Pl hrubá čtyřbitová hodnota signálu. Po získání tohoto prvního, hodnotou významnějšího slova je proveden jeden aproximační krok, spočívající v tom, že se získaná hrubá číselná hodnota buď v přirozeném či zakódovaném tvaru, tj. z výstupu vyrovnávací paměti VP respektive z výstupu rekodéru R, po převedení číslicově analogovým převodníkem D/A odečte od analogového napětí ua vstupního signálu na vstupu součtového zesilovače SZ. Současně se změní referenční napětí na odporovém řetězci A/D převodníku na Ur2, rovnající se Url, čímž je na výstupech komparátorů K1 až K16 docíleno hodnot odpovídajících jemné číselné hodnotě signálu, která po zakódování rekodérem R vytváří druhé, hodnotou méně významné čtyřbitové slovo, které se ukládá v druhé paměti P2. Výsledné osmibitové slovo se získává přečtením obou čtyřbitových slov uložených v obou pamětech Pl a P2.Against the analog voltage u and the input signal, the positive compensating voltage of the source + Uk is selected so that the sum amplifier SZ operates only in the positive region. After comparing the output voltage of the sum amplifier SZ to the first reference voltage source Ur1 in the comparators K1 to K16 of the 4-bit A / D converter, it is recorded in the VP buffer in its natural form, and after encoding in the recoder R the gross four-bit signal value. After obtaining this first, more significant word value, one approximation step is carried out in that the obtained raw numeric value is either in the natural or coded form, i.e. from the buffer output VP or from the output of the recoder R, after being converted by the D / A converter D / A subtracts from the analog voltage u and the input signal at the summation amplifier SZ. At the same time, the reference voltage on the resistor string of the A / D converter to Ur2 is changed, equal to Ur1, which at the comparator outputs K1 to K16 achieves values corresponding to the fine numerical value of the signal. is stored in the second memory P2. The resulting 8-bit word is obtained by reading both 4-bit words stored in both P1 and P2 memories.

Střídavá změna zdrojů Url na Ur2 referenčního napětí, jakož i doba záznamu ve vyrovnávací paměti VP a změna v ukládání čtyřbitových slov v pamětech Pl a P2 je časově synchronizována a uskutečněna pomocí na výkrese neznázorněných logických obvodů.The alternating change of the sources Ur1 to Ur2 of the reference voltage, as well as the recording time in the buffer VP and the change in the storage of the four-bit words in the memories P1 and P2 are time synchronized and effected by means of logic circuits (not shown).

Claims

SUBJECT

Connection of an 8-bit analog-to-digital parallel-serial converter equipped with a summation amplifier, outputting parallel comparators connected via a second input to a resistor, a 4-bit analog-to-digital converter connected to a reference voltage source. A / D converter whose output is connected to

SUMMARY OF THE INVENTION A summation amplifier input, characterized in that the resistor chain of the analog-to-digital converter is connected to a second reference voltage source (Ur2) and the comparator outputs (K1 to K16] are connected to a buffer (VP) with a recoder (R) to which memories (P1 and P2) are connected, the numerical-to-analog converter (D / A) being connected to the output of the buffer (VP) or the recoder (R).