CS223380B1 - Zapojení osmibitového analogo-číslicového paralelně sériového převodníku - Google Patents

Abstract

Vynález se týká impulsové techniky a řeší zjednodušení paralelně sériových převodníků. Podstata vynálezu spočívá v použití dvou regulačních napětí pro komparátory čtyřbitového A/D převodníku. Po získání hrubé hodnoty čtyřbitového signálu a jejím odečtení (po zpětném převedení na analogovou hodnotu] se tato hodnota odečte od hodnoty analogového signálu, načež se změní referenční napětí a na výstupu A/D převodníku se získá druhé významem méně hodnotné čtyřbitové slovo. Na výkrese (Url a Ur2) a paměti (Pl a P2j zapojené na výstup rekodéru (Rj.

Description

Vynález se týká impulsové techniky a řeší zjednodušení paralelně sériových převodníků.

Podstata vynálezu spočívá v použití dvou regulačních napětí pro komparátory čtyřbitového A/D převodníku. Po získání hrubé hodnoty čtyřbitového signálu a jejím odečtení (po zpětném převedení na analogovou hodnotu] se tato hodnota odečte od hodnoty analogového signálu, načež se změní referenční napětí a na výstupu A/D převodníku se získá druhé významem méně hodnotné čtyřbitové slovo. Na výkrese (Url a Ur2) a paměti (Pl a P2j zapojené na výstup rekodéru (Rj.

lín

Ur i

Vynález se týká zapojení osmibitového analogo-číslicového paralelně sériového převodníku opatřeného součtovým zesilovačem, na jehož výstupu jsou paralelně komparátory zapojené druhým vstupem na odporový, se zdrojem referenčního napětí spojený řetězec čtyřbitového analogo-číslicového převodníku, k jehož výstupu je připojena paměť pro uložení hrubé číselné hodnoty signálu a číslicově analogový převodník, jehož výstup je zapojen na vstup součtového zesilovače.

Jsou známa zapojení osmibitových analogo-číslicových (A/DJ převodníků pracujících na principu postupných aproximací, vyžadujících pro danou délku slova osmi kroků, čímž vzniká značně dlouhá doba převodu. Nejrychlejší, ale také nejsložitější osmibitové A/D převodníky pracují na komparačním principu, kdy po rozkladu analogového signálu je výsledné osmibitové slovo získáno čistě komparačním převodem, například skladbou pěti- a tříbitového slova.

Kompromisem mezi oběma uvedenými principy jsou paralelně sériové převodníky, u nichž se komparačním způsobem získává a ukládá v paměti nejprve hrubá číselná hodnota analogového signálu, která se po převedení D/A převodníkem odečítá od vstupního analogového napětí a jedním aproximačním krokem se opět komparačním způsobem získává jemná hodnota číselného signálu. Těchto A/D převodníků se vynález týká.

Jsou známé osmibitové paralelně sériové A/D převodníky, u nichž se rozdíl mezi vstupní analogovou hodnotou signálu a odečtenou, na analogovou hodnotu zpět přivedenou hrubou čtyřbitovou číselnou hodnotu signálu přivede pomocí dalšího čtyřbitového A/D převodníku na jemnou čtyřbitovou číselnou hodnotu, která se pak uloží v druhé paměti. Nevýhodou těchto převodníků je použití druhého čtyřbitového A/D převodníku pracujícího rovněž na komparačním principu, čímž se zapojení stává značně složitým.

Účelem vynálezu zapojení osmibitového analogo-čísllcového paralelně sériového převodníku je odstranit vpředu uvedené nevýhody, čehož se podle podstaty vynálezu dosáhlo tím, že odporový řetězec analogo-číslicového převodníku je připojen na druhý zdroj referenčního napětí a výstupy komparátorů jsou zapojeny na vyrovnávací paměť s rekodérem na výstupu, k němuž jsou připojeny paměti, přičemž číselně analogový převodník je zapojen na výstup vyrovnávací paměti nebo rekodéru.

Příklad zapojení podle vynálezu je dále popsán a jeho činnost vysvětlena s pomocí výkresu, na němž je vyznačen součtový zesiW' ' .7.,,..,..::..............

lovač SZ s kladným zdrojem +Uk kompenzačního napětí, na jehož vstup je přiváděno analogové napětí ua vstupního signálu. Na výstup součtového zesilovače SZ je paralelně zapojeno šestnáct komparátorů K1 až K1B, jejichž druhé vstupy jsou zapojeny na odporový řetězec, k němuž je připojeno vždy jeden ze dvou zdrojů Url a Ur2 referenčního napětí. Na výstupy komparátorů K1 až K16 je zapojena vyrovnávací paměť VP. Na její výstup je zapojen rekodér R, popřípadě i číslicově analogový převodník D/A. Na výstup rekodéru R jsou zapojeny dvě paměti Pl, P2 popřípadě číslicově analogový převodník D/A není-li zapojen na výstup vyrovnávací paměti VP, jak je na výkrese znázorněno čárkovaně. Výstup převodníku D/A je zapojen na vstup součtového zesilovače SZ. Známým způsobem je k vstupu analogového signálu zapojen komparátor Kz znaménka a paměť Pz znaménka.

Vůči analogovému napětí ua vstupního signálu je kladné kompenzační napětí zdroje + Uk voleno tak, že součtový zesilovač SZ pracuje jen v kladné oblasti. Po porovnání výstupního napětí součtového zesilovače SZ s prvým zdrojem Url referenčního napětí v komparátorech K1 až K16 čtyřbitového A/D převodníku je v přirozeném tvaru zaznamenána ve vyrovnávací paměti VP, a po zakódování v rekodéru R uložena v paměti Pl hrubá čtyřbitová hodnota signálu. Po získání tohoto prvního, hodnotou významnějšího slova je proveden jeden aproximační krok, spočívající v tom, že se získaná hrubá číselná hodnota buď v přirozeném či zakódovaném tvaru, tj. z výstupu vyrovnávací paměti VP respektive z výstupu rekodéru R, po převedení číslicově analogovým převodníkem D/A odečte od analogového napětí ua vstupního signálu na vstupu součtového zesilovače SZ. Současně se změní referenční napětí na odporovém řetězci A/D převodníku na Ur2, rovnající se Url, čímž je na výstupech komparátorů K1 až K16 docíleno hodnot odpovídajících jemné číselné hodnotě signálu, která po zakódování rekodérem R vytváří druhé, hodnotou méně významné čtyřbitové slovo, které se ukládá v druhé paměti P2. Výsledné osmibitové slovo se získává přečtením obou čtyřbitových slov uložených v obou pamětech Pl a P2.

Střídavá změna zdrojů Url na Ur2 referenčního napětí, jakož i doba záznamu ve vyrovnávací paměti VP a změna v ukládání čtyřbitových slov v pamětech Pl a P2 je časově synchronizována a uskutečněna pomocí na výkrese neznázorněných logických obvodů.

Claims (1)

1. PREDMET

   Zapojení osmibitového analogo-číslicového paralelně sériového převodníku opatřeného součtovým zesilovačem, na jehož výstupu jsou paralelně komparátory, zapojené druhým vstupem na odporový, se zdrojem referenčního napětí spojený řetězec čtyřbitového analogo-číslicového převodníku, k jehož výstupu je připojena paměť pro uložení hrubé číselné hodnoty signálu a číslicově analogový převodník, jehož výstup je zapojen na

   VYNÁLEZU vstup součtového zesilovače, vyznačené tím, že odporový řetězec analogo-číslicového převodníku je připojen na druhý zdroj (Ur2) referenčního napětí a výstupy komparátorů (K1 až K16] jsou zapojeny na vyrovnávací paměť (VP) s rekodérem (R) na výstupu, k němuž jsou připojeny paměti (PÍ a P2), přičemž číselně analogový převodník (D/A) je zapojen na výstup vyrovnávací paměti (VP] nebo rekodéru (R).