CS218541B1 - Způsob pokovení dilatačních elektrod - Google Patents
Způsob pokovení dilatačních elektrod Download PDFInfo
- Publication number
- CS218541B1 CS218541B1 CS749681A CS749681A CS218541B1 CS 218541 B1 CS218541 B1 CS 218541B1 CS 749681 A CS749681 A CS 749681A CS 749681 A CS749681 A CS 749681A CS 218541 B1 CS218541 B1 CS 218541B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- temperature
- electrode
- alloy
- maximum
- electrodes
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Předmětem vynálezu je způsob pokovení dilatačních elektrod výkonových polovodičových prvků, jehož podstatou je, že na neupravený povrch — povrch základního materiálu dilatační elektrody, chemicky očištěný například leptáním — je naplátována slitina Ag s přísadou max. 5 % Ge v inertní či redukční atmosféře, příp. ve vakuu, při definovaném teplotním režimu s gradientem nárůstu teploty max. 60 °C/min, dobou prodlevy na teplotě 820 až 920 °C minimálně 10 minut a gradientem poklesu teploty 20 až 50 °C/min.
Description
Vynález se týká způsobu pokovení dilatačních elektrod používaných při výrobě výkonových polovodičových součástek, například diod a tyristorů.
Pro získání požadovaných vlastností dilatační elektrody, zvláště s ohledem na zajištění vhodných vlastností pro připojení Si destičky, resp. zaručení minimálních hodnot stykového odporu s dalšími díly pouzdra, se provádí pokovení jejího povrchu. Způsoby nanesení metalické vrstvy jsou voleny s ohledem na následnou technologii zpracování.
Galvanický způsob pokovení vyžaduje obvykle vytvoření několikavrstvého povlakového systému (Ni, Ag, Au apod.), aby nedocházelo k rozpuštění metalické pájitelné vrstvy v použité pájce. Nanesené vrstvy vyžadují obvykle tepelné zpracování při vyšších teplotách, aby došlo k jejich dokonalému zakotvení na povrchu surové dilatační elektrody. Nevýhodou je, že při silnějších vrstvách hrozí při tepelném zpracování nebezpečí loupání v důsledku vnitřních pnutí.
Naparováním kontaktních vrstev na dilatační elektrodu je využíváno pouze okrajově, vzhledem k problémům výběru vhodné pájky a úpravy technologie pájení, nehledě ná náročně vybavení vhodným zařízením.
Uvedené způsoby nanesené kovové vrstvy se vyznačují buď omezením následné technologie pájení, vysokou pracností nebo náročností využívaného zařízení. Technologie využívající připojení Si destičky s PN přechody k dilatační elektrodě pájkami na bázi Pb, Ag s bodem tání cca 300 CC vyžaduje dostatečnou sílu pokovení, aby nedošlo k jejímu plnému odlegování do použité pájky a tak ke snížení mechanické pevnosti spoje. Těmto požadavkům obvykle vyhovuje technologický způsob plátování fólií Ag nebo Au různé síly.
Tyto požadavky splňuje způsob pokovení dilatačních elektrod pro polovodičové součástky podle vynálezu, jehož podstata spočívá v tom, že na neupravený povrch základního materiálu elektrody, chemicky očištěný například leptáním, je naplátována slitina Ag s přísadou max. 5 °/o Ge v inertní či redukční atmosféře, případně ve vakuu, při definovaném teplotním režimu s gradientem nárůstu teploty max. 60 °C/min, dobou prodlevy na teplotě 820 až 920 °C minimálně 10 min a gradientem poklesu teploty 20 až 50 °C/min.
Způsob pokovení podle vynálezu zaručuje požadované vlastnosti dilatační elektrody nejen pro dokonalé připojení Si destičky s PN přechody pájením pájkami na bázi Pb, Sn, ale současně i zajišťuje dokonalost a stálost kontaktu k jednotlivým dílům pouzdra. Pracnost takto připravovaných elektrod je ve srovnání s ostatními způsoby výroby nižší.
Příklad provedení
Nepokovená Mo kotoučová elektroda upravená mechanickými operacemi na příslušný rozměr se odmastí a běžným chemickým způsobem očistí leptáním v kyselé nebo alkalické lázni. Kotouče plátování slitiny AgGe3 se odmastí a očistí leptáním. Takto připravené komponenty jsou skládány do grafitového přípravku takovým způsobem, aby vždy kotouč slitiny AgGe3 byl umístěn na horní i dolní povrch Mo elektrody, která má být pokovena.. Sestava plátovaná slitina, kovová elektroda, plátovaná slitina je pro dokonalejší podmínky spojení zatížena závažím vhodné hmotnosti. Tato sestava umístěná v grafitovém přípravku je podrobena tepelnému zpracování s definovaným režimem. — s gradientem nárůstu teploty 60 °C/min, dobou prodlevy na teplotě 890 °C 15 min a gradientem poklesu teploty 25 °C/ /min.
Claims (1)
- Způsob pokovení dilatačních elektrod výkonových polovodičových prvků, vyznačený tím, že na neupravený povrch základního materiálu dilatační elektrody, chemicky očištěný například leptáním, je naplátována 'slitina Ag s přísadou max. 5 % Ge v inertVYNALEZU ní či redukční atmosféře, případně ve vakuu, při definovaném teplotním režimu s gradientem nárůstu teploty max. 60 °C/min, dobou prodlevy na teplotě 820 až 920 °C minimálně 10 minut a gradientem poklesu teploty 20 až 50 °C/min.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS749681A CS218541B1 (cs) | 1981-10-13 | 1981-10-13 | Způsob pokovení dilatačních elektrod |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS749681A CS218541B1 (cs) | 1981-10-13 | 1981-10-13 | Způsob pokovení dilatačních elektrod |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS218541B1 true CS218541B1 (cs) | 1983-02-25 |
Family
ID=5424210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS749681A CS218541B1 (cs) | 1981-10-13 | 1981-10-13 | Způsob pokovení dilatačních elektrod |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS218541B1 (cs) |
-
1981
- 1981-10-13 CS CS749681A patent/CS218541B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5269453A (en) | Low temperature method for forming solder bump interconnections to a plated circuit trace | |
| US5021300A (en) | Solder back contact | |
| US3480412A (en) | Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices | |
| EP0006810A1 (fr) | Procédé de fabrication d'un circuit intégré hybride | |
| US3050667A (en) | Method for producing an electric semiconductor device of silicon | |
| JPH10511226A (ja) | フリップチップ実装用はんだバンプおよびその製造方法 | |
| US3647533A (en) | Substrate bonding bumps for large scale arrays | |
| JPS6317337B2 (cs) | ||
| US5448016A (en) | Selectively coated member having a shank with a portion masked | |
| EP0188838B1 (fr) | Boîtier pour composant électronique | |
| JPH0372713B2 (cs) | ||
| US3454374A (en) | Method of forming presoldering components and composite presoldering components made thereby | |
| EP0380289B1 (en) | A process of manufacturing a multi-layer ceramic substrate assembly | |
| CS218541B1 (cs) | Způsob pokovení dilatačních elektrod | |
| JPH0867978A (ja) | スパッタリング用ターゲットのはんだ付け方法 | |
| JPH03179793A (ja) | セラミックス基板の表面構造およびその製造方法 | |
| EP0717125A1 (en) | Bonding of diamond to a substrate | |
| CA1217163A (en) | Method of depositing a metal | |
| JP2768448B2 (ja) | 半田バンプの形成方法 | |
| JPH10163404A (ja) | Bga用入出力端子 | |
| JP2886945B2 (ja) | 配線基板 | |
| JPS63119242A (ja) | 基板 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JPH01216594A (ja) | セラミック配線基板及びその製造方法 | |
| CN114175220A (zh) | 用于热喷涂导体线路的方法和电子模块 |