CS218541B1 - Method of plating electrodes - Google Patents
Method of plating electrodes Download PDFInfo
- Publication number
- CS218541B1 CS218541B1 CS749681A CS749681A CS218541B1 CS 218541 B1 CS218541 B1 CS 218541B1 CS 749681 A CS749681 A CS 749681A CS 749681 A CS749681 A CS 749681A CS 218541 B1 CS218541 B1 CS 218541B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- temperature
- electrode
- alloy
- maximum
- electrodes
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Předmětem vynálezu je způsob pokovení dilatačních elektrod výkonových polovodičových prvků, jehož podstatou je, že na neupravený povrch — povrch základního materiálu dilatační elektrody, chemicky očištěný například leptáním — je naplátována slitina Ag s přísadou max. 5 % Ge v inertní či redukční atmosféře, příp. ve vakuu, při definovaném teplotním režimu s gradientem nárůstu teploty max. 60 °C/min, dobou prodlevy na teplotě 820 až 920 °C minimálně 10 minut a gradientem poklesu teploty 20 až 50 °C/min.The subject of the invention is a method of plating expansion electrodes of power semiconductor elements, the essence of which is that an Ag alloy with a maximum addition of 5% Ge is plated onto an untreated surface — the surface of the basic material of the expansion electrode, chemically cleaned, for example, by etching — in an inert or reducing atmosphere, or in a vacuum, at a defined temperature regime with a temperature increase gradient of maximum 60 °C/min, a dwell time at a temperature of 820 to 920 °C of at least 10 minutes and a temperature decrease gradient of 20 to 50 °C/min.
Description
Vynález se týká způsobu pokovení dilatačních elektrod používaných při výrobě výkonových polovodičových součástek, například diod a tyristorů.The present invention relates to a process for metallizing diode electrodes used in the manufacture of power semiconductor devices such as diodes and thyristors.
Pro získání požadovaných vlastností dilatační elektrody, zvláště s ohledem na zajištění vhodných vlastností pro připojení Si destičky, resp. zaručení minimálních hodnot stykového odporu s dalšími díly pouzdra, se provádí pokovení jejího povrchu. Způsoby nanesení metalické vrstvy jsou voleny s ohledem na následnou technologii zpracování.In order to obtain the desired properties of the diode electrode, particularly with respect to providing suitable properties for the attachment of the Si plate, respectively. to ensure minimum contact resistance values with other parts of the case, the surface is metallized. The methods of applying the metallic layer are chosen with respect to the subsequent processing technology.
Galvanický způsob pokovení vyžaduje obvykle vytvoření několikavrstvého povlakového systému (Ni, Ag, Au apod.), aby nedocházelo k rozpuštění metalické pájitelné vrstvy v použité pájce. Nanesené vrstvy vyžadují obvykle tepelné zpracování při vyšších teplotách, aby došlo k jejich dokonalému zakotvení na povrchu surové dilatační elektrody. Nevýhodou je, že při silnějších vrstvách hrozí při tepelném zpracování nebezpečí loupání v důsledku vnitřních pnutí.The electroplating process usually requires the formation of a multi-layer coating system (Ni, Ag, Au, etc.) in order to avoid dissolution of the metallic solder layer in the solder used. The deposited layers usually require heat treatment at higher temperatures to perfectly anchor them to the surface of the raw diode electrode. The disadvantage is that in the case of thicker layers, there is a risk of peeling due to internal stresses during the heat treatment.
Naparováním kontaktních vrstev na dilatační elektrodu je využíváno pouze okrajově, vzhledem k problémům výběru vhodné pájky a úpravy technologie pájení, nehledě ná náročně vybavení vhodným zařízením.By vapor deposition of the contact layers on the expansion electrode, it is used only marginally, due to the problems of selecting a suitable solder and adjusting the soldering technology, not necessarily being equipped with suitable equipment.
Uvedené způsoby nanesené kovové vrstvy se vyznačují buď omezením následné technologie pájení, vysokou pracností nebo náročností využívaného zařízení. Technologie využívající připojení Si destičky s PN přechody k dilatační elektrodě pájkami na bázi Pb, Ag s bodem tání cca 300 CC vyžaduje dostatečnou sílu pokovení, aby nedošlo k jejímu plnému odlegování do použité pájky a tak ke snížení mechanické pevnosti spoje. Těmto požadavkům obvykle vyhovuje technologický způsob plátování fólií Ag nebo Au různé síly.Said methods of depositing a metal layer are characterized by either a limitation of the subsequent soldering technology, high labor intensity or the complexity of the equipment used. Connection technology using a Si wafer with PN junctions to electrode expansion based solders of Pb, Ag with a melting point of about 300 C C requires sufficient force plating to prevent its full odlegování used to solder, thus reducing the mechanical strength of the joint. These requirements are usually met by the technological method of cladding Ag or Au foils of different thickness.
Tyto požadavky splňuje způsob pokovení dilatačních elektrod pro polovodičové součástky podle vynálezu, jehož podstata spočívá v tom, že na neupravený povrch základního materiálu elektrody, chemicky očištěný například leptáním, je naplátována slitina Ag s přísadou max. 5 °/o Ge v inertní či redukční atmosféře, případně ve vakuu, při definovaném teplotním režimu s gradientem nárůstu teploty max. 60 °C/min, dobou prodlevy na teplotě 820 až 920 °C minimálně 10 min a gradientem poklesu teploty 20 až 50 °C/min.These requirements are met by a method of metallizing the diode electrodes for semiconductor devices according to the invention, which consists in that the untreated surface of the electrode base material, chemically cleaned by etching, for example, is alloyed with Ag alloy with an additive of max. 60 ° C / min, a residence time of 820 to 920 ° C for at least 10 min and a temperature gradient of 20 to 50 ° C / min.
Způsob pokovení podle vynálezu zaručuje požadované vlastnosti dilatační elektrody nejen pro dokonalé připojení Si destičky s PN přechody pájením pájkami na bázi Pb, Sn, ale současně i zajišťuje dokonalost a stálost kontaktu k jednotlivým dílům pouzdra. Pracnost takto připravovaných elektrod je ve srovnání s ostatními způsoby výroby nižší.The metallization method according to the invention guarantees the required properties of the diode electrode not only for perfect connection of the Si plate with PN junction soldering by Pb, Sn-based solders, but also ensures perfect and stable contact to the individual housing parts. The labor of such prepared electrodes is lower compared to other production methods.
Příklad provedeníExemplary embodiment
Nepokovená Mo kotoučová elektroda upravená mechanickými operacemi na příslušný rozměr se odmastí a běžným chemickým způsobem očistí leptáním v kyselé nebo alkalické lázni. Kotouče plátování slitiny AgGe3 se odmastí a očistí leptáním. Takto připravené komponenty jsou skládány do grafitového přípravku takovým způsobem, aby vždy kotouč slitiny AgGe3 byl umístěn na horní i dolní povrch Mo elektrody, která má být pokovena.. Sestava plátovaná slitina, kovová elektroda, plátovaná slitina je pro dokonalejší podmínky spojení zatížena závažím vhodné hmotnosti. Tato sestava umístěná v grafitovém přípravku je podrobena tepelnému zpracování s definovaným režimem. — s gradientem nárůstu teploty 60 °C/min, dobou prodlevy na teplotě 890 °C 15 min a gradientem poklesu teploty 25 °C/ /min.The uncoated Mo disk electrode, adjusted to mechanical dimensions by mechanical operations, is degreased and cleaned in an ordinary chemical manner by etching in an acid or alkaline bath. AgGe3 alloy plating wheels are degreased and etched cleaned. The components prepared in this way are assembled in a graphite preparation in such a way that the AgGe3 alloy wheel is always placed on the upper and lower surface of the electrode to be metallized. The clad alloy assembly, metal electrode, clad alloy is loaded with a suitable weight . This assembly placed in the graphite preparation is subjected to a heat treatment with a defined mode. - with a temperature rise gradient of 60 ° C / min, a residence time of 890 ° C for 15 minutes and a temperature gradient of 25 ° C / min.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS749681A CS218541B1 (en) | 1981-10-13 | 1981-10-13 | Method of plating electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS749681A CS218541B1 (en) | 1981-10-13 | 1981-10-13 | Method of plating electrodes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS218541B1 true CS218541B1 (en) | 1983-02-25 |
Family
ID=5424210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS749681A CS218541B1 (en) | 1981-10-13 | 1981-10-13 | Method of plating electrodes |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS218541B1 (en) |
-
1981
- 1981-10-13 CS CS749681A patent/CS218541B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5269453A (en) | Low temperature method for forming solder bump interconnections to a plated circuit trace | |
| US5021300A (en) | Solder back contact | |
| US3480412A (en) | Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices | |
| EP0006810A1 (en) | Method of producing an integrated hybrid circuit | |
| US3050667A (en) | Method for producing an electric semiconductor device of silicon | |
| JPH10511226A (en) | Solder bump for flip chip mounting and method of manufacturing the same | |
| US3647533A (en) | Substrate bonding bumps for large scale arrays | |
| JPS6317337B2 (en) | ||
| US5448016A (en) | Selectively coated member having a shank with a portion masked | |
| EP0188838B1 (en) | Housing for an electronic component | |
| JPH0372713B2 (en) | ||
| US3454374A (en) | Method of forming presoldering components and composite presoldering components made thereby | |
| EP0380289B1 (en) | A process of manufacturing a multi-layer ceramic substrate assembly | |
| CS218541B1 (en) | Method of plating electrodes | |
| JPH0867978A (en) | Soldering method for sputtering target | |
| JPH03179793A (en) | Surface structure of ceramic board and manufacture thereof | |
| EP0717125A1 (en) | Bonding of diamond to a substrate | |
| CA1217163A (en) | Method of depositing a metal | |
| JP2768448B2 (en) | Method of forming solder bumps | |
| JPH10163404A (en) | Input/output terminal for ball grid array(bga) | |
| JP2886945B2 (en) | Wiring board | |
| JPS63119242A (en) | Circuit board | |
| JPS60107845A (en) | Circuit substrate for semiconductor | |
| JPH01216594A (en) | Manufacture of ceramic circuit board | |
| CN114175220A (en) | Method for thermally spraying conductor lines and electronic module |