CS214943B1 - Zapojení pro odstranění vlivů prelů - Google Patents

Zapojení pro odstranění vlivů prelů Download PDF

Info

Publication number
CS214943B1
CS214943B1 CS769480A CS769480A CS214943B1 CS 214943 B1 CS214943 B1 CS 214943B1 CS 769480 A CS769480 A CS 769480A CS 769480 A CS769480 A CS 769480A CS 214943 B1 CS214943 B1 CS 214943B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
flip
inverter
flop
Prior art date
Application number
CS769480A
Other languages
English (en)
Inventor
Miroslav Kudrnovsky
Original Assignee
Miroslav Kudrnovsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miroslav Kudrnovsky filed Critical Miroslav Kudrnovsky
Priority to CS769480A priority Critical patent/CS214943B1/cs
Publication of CS214943B1 publication Critical patent/CS214943B1/cs

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Vynález se týká oboru spínací techniky. Vynález řeší problém odstranění vlivu nežádoucích pulsů vzniklých hlavně při generování signálů mechanickým spínačem. Podstata vynálezu spočívá v tom, že signál obsahující přel se přivádí na řídící vstup klopného obvodu a z jeho invertujícího výstupu je vedena kladná zpětná vazba přes kondenzátor do řídícího vstupu, přičemž na hodinový vstup klopného obvodu jsou přiváděny hodinové impulsy. Vynález může být použit také v oboru impulsní techniky.

Description

Vynález se týká oboru spínací techniky.
Vynález řeší problém odstranění vlivu nežádoucích pulsů vzniklých hlavně při generování signálů mechanickým spínačem.
Podstata vynálezu spočívá v tom, že signál obsahující přel se přivádí na řídící vstup klopného obvodu a z jeho invertujícího výstupu je vedena kladná zpětná vazba přes kondenzátor do řídícího vstupu, přičemž na hodinový vstup klopného obvodu jsou přiváděny hodinové impulsy.
Vynález může být použit také v oboru impulsní techniky. -II- ,Ž* ·* O-JV>O-C=3— 4 a O- ♦J > * 214943 2 i
Vynález se týká zápojem pro odstranění vlivu nežádoucích prelů vzniklých hlavně při generování signálů mechanickým spínačem a okamžik záznamu signálu je dán hodinovými impulsy.
Známá zapojení na odstranění prelů u mechanických přepínačů používají bistabilních obvodů. Je-li však k dispozici pouze mechanický, spínač, používají známá zapojení pro spolehlivé odstranění prelů spínače kombinace monostabilních, tvarovacích a bistabilních obvodů. Jednodušší zapojení pro odstranění prelů spínače pak používají tvarovacích obvodů v kombinaci s RC členy. Tato zapojení však nezaručují dostatečnou spolehlivost. Nevýhodou těchto zapojení je, že jsou relativně dosti složitá nebo ne vždy dostatečně spolehlivá.
Tyto nedostatky odstraňuje zapojení pro odstranění vlivu prelů podle vynálezu, které se skládá z invertoru, na jehož vstup je přiveden signál obsahující přel a jehož výstup je připojen na jeden konec odporu, přičemž jeho druhý konec je připojen na vstup druhého invertoru a na jeden konec kondenzátoru, zatímco výstup druhého invertoru je připojen na řídicí vstupklopného obvodu s invertujícím výstupem Q spojeným s druhým koncem kondenzátoru, přičemž na jeho hodinový vstup jsou přiváděny hodinové impulsy a výstupní signál je odváděn z neinvertujícího výstupu Q, přičemž podstata vynálezu spočívá v tom, že invertující výstup klopného obvodu je spojen s jedním koncem kondenzátoru, jehož druhý konec je spojen se vstupem druhého invertoru a druhým koncem odporu, přičemž výstup druhého invertoru je spojen s řídícím vstupem klopného obvodu.
Podstata vynálezu spočívá v tom, že k invertujícímu výstupu Q klopného obvodu je

Claims (1)

  1. PŘEDMĚT Zapojení pro odstranění vlivu prelů se skládá z prvního invertoru, na jehož vstup je přiváděn vstupní signál obsahující přel a jehož výstup je spojen s jedním koncem odporu, který má druhý konec spojen se vstupem druhého invertoru, jehož výstup je spojen s řídicím vstupem klopného obvodu, na jehož hodinový vstup jsou přiváděny hodinové impulsy a jehož neinvertující výstup připojen kondenzátor, jehož druhý konec je spojen s jedním koncem odporu a se vstupem druhého invertoru, jehož výstup je spojen s řídicím vstupem klopného obvodu. Výhodou tohoto zapojení je jeho jednoduché zapojení a spolehlivá funkce. Na připojeném výkresu je znázorněna podstata zapojení pro odstranění vlivu prelů podle vynálezu. Zapojení podle obrázku se skládá z prvního invertoru 1, na jehož vstup je přiváděn vstupní signál obsahující přel a jehož výstup je spojen s jedním koncem odporu 2, který má druhý konec spojen jednak se vstupem druhého invertoru 3, jednak s jedním koncem kondenzátoru 5, jehož druhý konec je spojen s invertujícím výstupem 43 klopného obvodu 4, jehož řídicí vstup 41 je spojen s výstupem druhého invertoru 3, přičemž hodinový vstup 42 klopného obvodu 4 je spojen se vstupem hodinových impulsů a výstupní signál z jeho neinvertujícího výstupu 44 je veden na výstupní svorku. Činnost zapojení pro odstranění vlivu prelů spočívá v tom, že vstupní signál, který obsahuje přely, projde ze vstupní svorky přes první invertor 1, odpor 2 a druhý invertor 3 na řídicí vstup 41 klopného obvodu 4 a jedním z hodinových impulsů přiváděných na vstup 42 klopného obvodu 4 se změní stav klopného obvodu 4 na opačný. Signál, který tím vznikne na invertujícím výstupu 43 se jako kladná zpětná vazba vede přes kondenzátor S na vstup druhého invertoru 3, zabrání tím změnit znovu stav klopného obvodu 4, i když přel na vstupním signálu dosud trvá. Podmínkou správné funkce zapojení je, aby časová konstanta tvořená kondenzátorem 5 a odporem 2 udržela účinnou kladnou zpětnou vazbu po dobu trvání prelu. VYNÁLEZU je spojen s výstupní svorkou, vyznačený tím, že invertující výstup (43) klopného obvodu (4) je spojen s jedním koncem kondenzátoru (5) , jehož druhý konec je spojen se vstupem druhého invertoru (3) a druhým koncem odporu (2), přičemž výstup druhého invertoru (3) je spojen s řídicím vstupem (41) klopného obvodu (4): 1 výkres 3 214943
    -II J-£>0- <? C *2 > * Obr. 1
CS769480A 1980-11-13 1980-11-13 Zapojení pro odstranění vlivů prelů CS214943B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS769480A CS214943B1 (cs) 1980-11-13 1980-11-13 Zapojení pro odstranění vlivů prelů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS769480A CS214943B1 (cs) 1980-11-13 1980-11-13 Zapojení pro odstranění vlivů prelů

Publications (1)

Publication Number Publication Date
CS214943B1 true CS214943B1 (cs) 1982-06-25

Family

ID=5426523

Family Applications (1)

Application Number Title Priority Date Filing Date
CS769480A CS214943B1 (cs) 1980-11-13 1980-11-13 Zapojení pro odstranění vlivů prelů

Country Status (1)

Country Link
CS (1) CS214943B1 (cs)

Similar Documents

Publication Publication Date Title
KR880012004A (ko) 반도체회로
CS214943B1 (cs) Zapojení pro odstranění vlivů prelů
JPS6454809A (en) Asynchronous flip-flop
JPS56104529A (en) Flip-flop circuit
US3033997A (en) Push-pull sequencing gate driven from magnetic core circuit
DE68927562D1 (de) Schaltung für asynchrones Unterbrechungsstatusbit
SU892670A1 (ru) Триггерное устройство
JPS6453611A (en) Driver circuit
US3196288A (en) Shifting register employing tunnel diode stages
SU1279056A1 (ru) Устройство защиты от дребезга
SU940283A1 (ru) Апериодическое импульсное устройство
SU372696A1 (ru) ДВУХПОЗИЦИОННЫЙ ключ КОММУТАЦИИ ИМПУЛЬСНЫХ СИГНАЛОВ
RU1803966C (ru) Пороговое устройство
SU760422A1 (ru) Формирователь импульсов
SU1474828A1 (ru) Генератор пр моугольных импульсов
SU1422364A1 (ru) Триггер со счетным входом
SU1238216A1 (ru) Синхронный детектор изменений входного сигнала
SU1406780A1 (ru) N-канальное устройство дл мажоритарного выбора асинхронных сигналов
SU474762A1 (ru) Фазоуказатель
SU438125A1 (ru) Троичный асинхронный счетчик
SU1128377A1 (ru) Устройство дл выделени одиночного импульса
JPH0218653Y2 (cs)
SU1182632A1 (ru) Триггерное устройство
SU762179A1 (ru) Электронный импульсный ключ климова 1
JPS605492A (ja) 半導体メモリ装置のアドレスバツフア回路