CS214943B1 - Involvement to eliminate Breakthrough Influences - Google Patents

Involvement to eliminate Breakthrough Influences Download PDF

Info

Publication number
CS214943B1
CS214943B1 CS769480A CS769480A CS214943B1 CS 214943 B1 CS214943 B1 CS 214943B1 CS 769480 A CS769480 A CS 769480A CS 769480 A CS769480 A CS 769480A CS 214943 B1 CS214943 B1 CS 214943B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
flip
inverter
flop
Prior art date
Application number
CS769480A
Other languages
Czech (cs)
Inventor
Miroslav Kudrnovsky
Original Assignee
Miroslav Kudrnovsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miroslav Kudrnovsky filed Critical Miroslav Kudrnovsky
Priority to CS769480A priority Critical patent/CS214943B1/en
Publication of CS214943B1 publication Critical patent/CS214943B1/en

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Vynález se týká oboru spínací techniky. Vynález řeší problém odstranění vlivu nežádoucích pulsů vzniklých hlavně při generování signálů mechanickým spínačem. Podstata vynálezu spočívá v tom, že signál obsahující přel se přivádí na řídící vstup klopného obvodu a z jeho invertujícího výstupu je vedena kladná zpětná vazba přes kondenzátor do řídícího vstupu, přičemž na hodinový vstup klopného obvodu jsou přiváděny hodinové impulsy. Vynález může být použit také v oboru impulsní techniky.The invention relates to the field of switching technology. The invention solves the problem of removing the influence of unwanted pulses arising mainly during the generation of signals by a mechanical switch. The essence of the invention lies in the fact that a signal containing the cross is fed to the control input of a flip-flop circuit and from its inverting output a positive feedback is conducted via a capacitor to the control input, while clock pulses are fed to the clock input of the flip-flop circuit. The invention can also be used in the field of pulse technology.

Description

Vynález se týká oboru spínací techniky.The invention relates to the field of switching technology.

Vynález řeší problém odstranění vlivu nežádoucích pulsů vzniklých hlavně při generování signálů mechanickým spínačem.The present invention solves the problem of eliminating the influence of undesirable pulses mainly due to the generation of signals by a mechanical switch.

Podstata vynálezu spočívá v tom, že signál obsahující přel se přivádí na řídící vstup klopného obvodu a z jeho invertujícího výstupu je vedena kladná zpětná vazba přes kondenzátor do řídícího vstupu, přičemž na hodinový vstup klopného obvodu jsou přiváděny hodinové impulsy.The essence of the invention is that the signal containing the overflow is fed to the control input of the flip-flop and a positive feedback through the capacitor to the control input is conducted from its inverting output, with clock pulses being supplied to the clock input of the flip-flop.

Vynález může být použit také v oboru impulsní techniky. -II- ,Ž* ·* O-JV>O-C=3— 4 a O- ♦J > * 214943 2 iThe invention can also be used in the field of pulse technology. -II-, F * · * O-JV> O-C = 3 - 4 and O- ♦ J> * 214943 2 i

Vynález se týká zápojem pro odstranění vlivu nežádoucích prelů vzniklých hlavně při generování signálů mechanickým spínačem a okamžik záznamu signálu je dán hodinovými impulsy.BACKGROUND OF THE INVENTION The present invention relates to a canopy for removing the effects of undesirable breakthroughs, mainly due to the generation of signals by a mechanical switch, and the time of recording the signal is determined by clock pulses.

Známá zapojení na odstranění prelů u mechanických přepínačů používají bistabilních obvodů. Je-li však k dispozici pouze mechanický, spínač, používají známá zapojení pro spolehlivé odstranění prelů spínače kombinace monostabilních, tvarovacích a bistabilních obvodů. Jednodušší zapojení pro odstranění prelů spínače pak používají tvarovacích obvodů v kombinaci s RC členy. Tato zapojení však nezaručují dostatečnou spolehlivost. Nevýhodou těchto zapojení je, že jsou relativně dosti složitá nebo ne vždy dostatečně spolehlivá.Known circuit breakers for mechanical switches use bistable circuits. However, when only a mechanical switch is available, they use known wiring to reliably remove switch breaks by combining monostable, forming, and bistable circuits. The simpler circuitry for removing switch breaks then uses forming circuits in combination with RC members. However, these connections do not guarantee sufficient reliability. The disadvantage of these connections is that they are relatively rather complex or not always reliable enough.

Tyto nedostatky odstraňuje zapojení pro odstranění vlivu prelů podle vynálezu, které se skládá z invertoru, na jehož vstup je přiveden signál obsahující přel a jehož výstup je připojen na jeden konec odporu, přičemž jeho druhý konec je připojen na vstup druhého invertoru a na jeden konec kondenzátoru, zatímco výstup druhého invertoru je připojen na řídicí vstupklopného obvodu s invertujícím výstupem Q spojeným s druhým koncem kondenzátoru, přičemž na jeho hodinový vstup jsou přiváděny hodinové impulsy a výstupní signál je odváděn z neinvertujícího výstupu Q, přičemž podstata vynálezu spočívá v tom, že invertující výstup klopného obvodu je spojen s jedním koncem kondenzátoru, jehož druhý konec je spojen se vstupem druhého invertoru a druhým koncem odporu, přičemž výstup druhého invertoru je spojen s řídícím vstupem klopného obvodu.These drawbacks are eliminated by the inventive edge removal circuitry, which consists of an inverter, the input of which is provided with a signal comprising a cross-section whose output is connected to one end of the resistor, the other end of which is connected to the input of the second inverter and to one end of the capacitor while the output of the second inverter is coupled to the control flip-flop with an inverting output Q coupled to the second end of the capacitor, clock pulses being supplied to its clock input, and the output signal being outputted from the non-inverting output Q, wherein the inverting output the flip-flop is connected to one end of the capacitor, the other end of which is connected to the input of the second inverter and the other end of the resistor, the output of the second inverter being connected to the control input of the flip-flop.

Podstata vynálezu spočívá v tom, že k invertujícímu výstupu Q klopného obvodu jeThe essence of the invention is that the inverting output Q of the flip-flop is

Claims (1)

PŘEDMĚT Zapojení pro odstranění vlivu prelů se skládá z prvního invertoru, na jehož vstup je přiváděn vstupní signál obsahující přel a jehož výstup je spojen s jedním koncem odporu, který má druhý konec spojen se vstupem druhého invertoru, jehož výstup je spojen s řídicím vstupem klopného obvodu, na jehož hodinový vstup jsou přiváděny hodinové impulsy a jehož neinvertující výstup připojen kondenzátor, jehož druhý konec je spojen s jedním koncem odporu a se vstupem druhého invertoru, jehož výstup je spojen s řídicím vstupem klopného obvodu. Výhodou tohoto zapojení je jeho jednoduché zapojení a spolehlivá funkce. Na připojeném výkresu je znázorněna podstata zapojení pro odstranění vlivu prelů podle vynálezu. Zapojení podle obrázku se skládá z prvního invertoru 1, na jehož vstup je přiváděn vstupní signál obsahující přel a jehož výstup je spojen s jedním koncem odporu 2, který má druhý konec spojen jednak se vstupem druhého invertoru 3, jednak s jedním koncem kondenzátoru 5, jehož druhý konec je spojen s invertujícím výstupem 43 klopného obvodu 4, jehož řídicí vstup 41 je spojen s výstupem druhého invertoru 3, přičemž hodinový vstup 42 klopného obvodu 4 je spojen se vstupem hodinových impulsů a výstupní signál z jeho neinvertujícího výstupu 44 je veden na výstupní svorku. Činnost zapojení pro odstranění vlivu prelů spočívá v tom, že vstupní signál, který obsahuje přely, projde ze vstupní svorky přes první invertor 1, odpor 2 a druhý invertor 3 na řídicí vstup 41 klopného obvodu 4 a jedním z hodinových impulsů přiváděných na vstup 42 klopného obvodu 4 se změní stav klopného obvodu 4 na opačný. Signál, který tím vznikne na invertujícím výstupu 43 se jako kladná zpětná vazba vede přes kondenzátor S na vstup druhého invertoru 3, zabrání tím změnit znovu stav klopného obvodu 4, i když přel na vstupním signálu dosud trvá. Podmínkou správné funkce zapojení je, aby časová konstanta tvořená kondenzátorem 5 a odporem 2 udržela účinnou kladnou zpětnou vazbu po dobu trvání prelu. VYNÁLEZU je spojen s výstupní svorkou, vyznačený tím, že invertující výstup (43) klopného obvodu (4) je spojen s jedním koncem kondenzátoru (5) , jehož druhý konec je spojen se vstupem druhého invertoru (3) a druhým koncem odporu (2), přičemž výstup druhého invertoru (3) je spojen s řídicím vstupem (41) klopného obvodu (4): 1 výkres 3 214943OBJECT The wipe-out wiring consists of a first inverter whose input is supplied with an input signal, the output of which is connected to one end of the resistor, which has a second end connected to the input of the second inverter whose output is connected to the control input of the flip-flop whose clock input is supplied with clock pulses and whose non-inverting output is connected with a capacitor, the other end of which is connected to one end of the resistor and the input of the second inverter, the output of which is connected to the control input of the flip-flop. The advantage of this connection is its simple connection and reliable function. The accompanying drawing illustrates the principle of the invention for eliminating the impact of the strips. The wiring according to the figure consists of a first inverter 1, the input of which is inputted by an input signal, the output of which is connected to one end of the resistor 2, which has the other end connected to the input of the second inverter 3 and to the one end of the capacitor 5, whose the other end is connected to the inverting output 43 of the flip-flop 4, whose control input 41 is connected to the output of the second inverter 3, wherein the clock input 42 of the flip-flop 4 is connected to the input of the clock pulses and the output signal from its non-inverting output 44 is output to the output terminal . The operation of the shunt removal circuitry is that the input signal it contains passes from the input terminal via the first inverter 1, the resistor 2 and the second inverter 3 to the control input 41 of the flip-flop 4 and one of the clock pulses supplied to the flip-flop input 42 circuit 4 changes flip-flop 4 to the opposite. The signal thus generated at the inverting output 43 is passed as a positive feedback via the capacitor S to the input of the second inverter 3, thereby preventing the flip-flop 4 from being changed again, even though the input signal still persists. The condition of proper wiring function is that the time constant formed by capacitor 5 and resistor 2 maintains effective positive feedback for the duration of prel. The invention is connected to an output terminal, characterized in that the inverting output (43) of the flip-flop (4) is connected to one end of the capacitor (5), the other end of which is connected to the input of the second inverter (3) and the second end of the resistor (2) wherein the output of the second inverter (3) is connected to the control input (41) of the flip-flop (4): 1 drawing 3 214943 -II J-£>0- <? C *2 > * Obr. 1-II J- £> 0- <? C * 2> * Fig. 1
CS769480A 1980-11-13 1980-11-13 Involvement to eliminate Breakthrough Influences CS214943B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS769480A CS214943B1 (en) 1980-11-13 1980-11-13 Involvement to eliminate Breakthrough Influences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS769480A CS214943B1 (en) 1980-11-13 1980-11-13 Involvement to eliminate Breakthrough Influences

Publications (1)

Publication Number Publication Date
CS214943B1 true CS214943B1 (en) 1982-06-25

Family

ID=5426523

Family Applications (1)

Application Number Title Priority Date Filing Date
CS769480A CS214943B1 (en) 1980-11-13 1980-11-13 Involvement to eliminate Breakthrough Influences

Country Status (1)

Country Link
CS (1) CS214943B1 (en)

Similar Documents

Publication Publication Date Title
KR880012004A (en) Semiconductor circuit
CS214943B1 (en) Involvement to eliminate Breakthrough Influences
JPS6454809A (en) Asynchronous flip-flop
JPS56104529A (en) Flip-flop circuit
US3033997A (en) Push-pull sequencing gate driven from magnetic core circuit
DE68927562D1 (en) Circuit for asynchronous interrupt status bit
SU892670A1 (en) Flip-flop device
JPS6453611A (en) Driver circuit
US3196288A (en) Shifting register employing tunnel diode stages
SU1279056A1 (en) Device for protection against chattering
SU940283A1 (en) Aperiodic pulsed device
SU372696A1 (en) TWO-POSITION KEY FOR POWER SWITCHING OF PULSE SIGNALS
RU1803966C (en) Threshold device
SU760422A1 (en) Pulse shaper
SU1474828A1 (en) Rectangular pulse generator
SU1422364A1 (en) Complement flip-flop
SU1238216A1 (en) Synchronous discriminator of input signal changes
SU1406780A1 (en) N-channel device for majority selection of asynchronous signals
SU474762A1 (en) Phase indicator
SU438125A1 (en) Triple asynchronous counter
SU1128377A1 (en) Device for selecting single pulse
JPH0218653Y2 (en)
SU1182632A1 (en) Flip-flop device
SU762179A1 (en) Klimov&#39;s electronic pulsed switch
JPS605492A (en) Address buffer circuit of semiconductor memory device