CS213925B1

CS213925B1 - Method of improving protection of heavy-duty four-layered semiconductor structures against effects of unwanted admixtures

Info

Publication number: CS213925B1
Application number: CS97480A
Authority: CS
Inventors: Jaroslav Zamastil; Vladimir Kraus; Timotej Simko
Original assignee: Jaroslav Zamastil; Vladimir Kraus; Timotej Simko
Priority date: 1980-02-13
Filing date: 1980-02-13
Publication date: 1982-04-09

Description

Vynález se týká způsobu zvýšení ochrany výkonových polovodičových struktur proti účinkům nežádoucích parazitních příměsí.The invention relates to a method for increasing the protection of power semiconductor structures against the effects of unwanted parasitic impurities.

V průběhu technologického zpracování, hlavně pak vysokoteplotních operací při výrobě výkonových polovodičových součástek se na křemík v menší či větší míře /podle úrovně technologické čistoty/ adsorbují nečistoty, které při vysokoteplotním zpracování difundují do objemu polovodičového materiálu, kde vytváření příměsové hladiny blízko středu zakázaného pásu, které snižují dobu života minoritních nositelů náboje a zásadním způsobem degradují zákiadní statické parametry výsledných součástek. Některá z těchto příměsí /např. Au/ lze odstranit z objemu polovodiče tzv. getraoí neboli inverzní difusí. Tento technologický princip je známý a využívá getrační účinky fosforových atomů obsažených ve vrstvách o vysoké koncentraci fosforu /10 až 10 at/m/. Tento efekt je velmi patrný zvláště ve spojení s následným vakuovým žíháním polovodičových struktur obsahujících vysokoiegovanou vrstvu dotovanou fosforem, ke které přiléhá vrstva fosforsilikátové skloviny. Getrační účinky těchto vrstev se pak projevují jak při vlastní difusi fosforu, tak při vakuovém žíhání.During technological processing, especially high temperature operations in the production of power semiconductor devices, impurities adsorb to silicon to a lesser extent (depending on the level of technological purity), which diffuse into the volume of semiconductor material during high temperature processing. which reduce the life of minor charge carriers and substantially degrade the basic static parameters of the resulting components. Some of these admixtures / e.g. Au / can be removed from the volume of the semiconductor by so-called getraoí or inverse diffusion. This technological principle is known and utilizes the gettering effects of phosphorus atoms contained in high phosphorus concentration layers (10 to 10 at / m). This effect is particularly noticeable in conjunction with the subsequent vacuum annealing of semiconductor structures containing a high-phosphorous doped phosphorous layer adjacent to a phosphorous enamel layer. The gettering effects of these layers are then manifested in both phosphorus diffusion and vacuum annealing.

Současná planární konstrukce výkonových polovodičových součástek je z katodové strany tvořena planární členěnou strukturou řízeného emitoru, která je tvořena řídící oblastí, sítí mikrosvodů a obvodovým zkratem. Vnitřní poloměr obvodového zkratu je vymezen oxidickou maskou, vnější poloměr vzniká po kontaktování polovodičová struktu ry kontaktním kovem a následném obnažení PN přechodu. Takto vytvořená plenární struktura má zásadní nevýhodu v tom, že getračnímu působení je odkryta pouze vlastní plocha a následné objem pod katodovým emitorem, nikoliv však obvod destičky, obvod budoucí fasety systému. Příměsi, které v průběhu technologického zpracování difundují do objemu polovodiče a způsobují svou polohou poblíže středu zakázaného pásu degradaci generačně rekombinačních vlastností, nejsou v oblasti budoucí fasety systému vymezené oxidickou maskou vystaveny getračním účinkům fosforových atomů. Zvláště tato oblast je však vlivem geometrie a podmínek na povrohu obnažených PN přechodů velmi citlivá na nežádoucí příměsi, ktoré způsobují při dostatečné koncentraci /dané úrovní technologické čistoty/ degradaci napětových vlastností, zvláště pak teplotních závislostí blokovacích a závěrných proudů.The current planar design of power semiconductor devices is cathodically formed by a planar structured controlled emitter structure consisting of a control area, a network of microconductors, and a circuit short circuit. The inner radius of the circumferential short-circuit is defined by the oxide mask, the outer radius is created after contacting the semiconductor structure with the contact metal and subsequent exposure of the PN junction. The thus created plenary structure has the fundamental disadvantage that only the actual surface and the subsequent volume below the cathode emitter are exposed to the gettering action, but not the wafer circumference, the circumference of the future facet of the system. Impurities that diffuse into the semiconductor volume during processing and cause their generation recombination degradation by their position near the center of the forbidden belt are not exposed to the getrative effects of phosphorus atoms in the region of the future facet of the system defined by the oxide mask. In particular, this area is very sensitive to undesirable impurities due to the geometry and surface conditions of the exposed PN transitions, which, at a sufficient concentration (given a level of technological purity), degrade the voltage properties, in particular the temperature dependences of the blocking and reverse currents.

Tuto nevýhodu řeší způsob zvýšení ochrany podle vynálezu v podstatě tak, že do jejich katodové strany, se v oblastech ležících vně vnějšího poloměru obvodového zkratu, daného planárním uspořádáním příslušné výkonové polovodičové struktury, při vytváření vysocelegované emitorové vrstvy, difunduje fosfor.This disadvantage is solved by the method of increasing protection according to the invention essentially by phosphorus diffusing into their cathode side in areas outside the outer radius of the peripheral short-circuiting given by the planar arrangement of the respective power semiconductor structure to form a highly alloyed emitter layer.

Odstranění parazitních příměsí z teto oblasti getračními účinky fosforových atomů ve vysokolegovaných vrstvách dotovaných fosforem se projeví zásadním způsobem na napěťových vlastnostech polovodičových součástek, především pak na teplotní závislosti závěrných a blokovacích proudů. ,Removal of parasitic impurities from this region by the gettering effects of phosphorus atoms in high-alloy phosphorous-doped layers will fundamentally affect the voltage properties of semiconductor devices, especially the temperature dependence of the reverse and blocking currents. ,

Na připojených obrázcích 1 a 2 jsou v řezu zobrazeny příklady polovodičových struktur, na které je aplikován způsob podle vynálezu.1 and 2 are cross-sectional examples of semiconductor structures to which the method of the invention is applied.

Na obrázku 1 je zobrazena katodová část polovodičové struktury s oxidickou maskou 1,, poloměry R 1 a R 2 obvodového zkratu a naznačenou obvodovou fasetou 2, systému.Figure 1 shows the cathode part of a semiconductor structure with an oxide mask 1, radii R1 and R2 of the peripheral short-circuit and indicated by the peripheral facet 2 of the system.

Na obr. 2 je vnější poloměr R 2 obvodového zkratu vymezen oxidickou maskou ,1 tak, že do katodové strany čtyřvrstvé polovodičové struktury je do oblastí, které leží vně vnějšího poloměru R 2 obvodového zkratu daného plenárním uspořádáním výkonové polovodičové struktury /II,/ při vytváření vysoce legované emitorové vrstvy difusí fosforu difundován fosfor gf. Tímto způsobem je getračnímu působení fosforu odkryta celá oblast obvodových částí polovodičové destičky, které leží vně vnějšího poloměru R 2 obvodového zkratu /oblast II./ a tím i objem pod těmito oblastmi. Oblast budoucí fasety je tak v maximální míře zbavena parazitních nečistot s hlubokými úrovněmi v zakázaném pásu křemíku, které by mohly způsobit degradaci vlastností struktury v této části polovodičové součástky, jež je vlivem vyústění PN přechodu a vzniku povrchových stavů na toto znečistění obzvláště citlivá.In Fig. 2, the outer radius R2 of the short-circuit is defined by an oxidic mask 1 such that the cathode side of the four-layer semiconductor structure is in areas outside the outer radius R2 of the short-circuit. highly alloyed phosphor diffusion layer diffused phosphorus gf. In this way, the entire region of the peripheral portions of the semiconductor wafer, which lies outside the outer radius R2 of the peripheral short circuit (region II./) and hence the volume below these regions, is exposed to the gettering action of phosphorus. The region of the future chamfer is thus largely free of parasitic contaminants with deep levels in the forbidden silicon strip, which could cause degradation of the structure properties in this part of the semiconductor component, which is particularly sensitive due to the PN junction opening and surface conditions.

U vysokonapěťového tyristoru na průměru křemíku 40 mm je vnitřní poloměiobvodového zkratu vymezený oxidickou maskou 16, 5 mm. Vymezením vnějšího poloměru obvodového zkratu na oxldické masce jsou oblasti vně tohoto poloměru 17,5 mm obnaženy od maskující vrstvy Si 0₂ a probíhá zde při vytváření n+ emitoru difusí fosforu při teplotě 1230 °C po dobu 2 hodin z POGl^ difuse fosforu, která způsobuje getraci objemu pod touto oblastí od nežádoucích příměsí. Tento efekt je dále zvýšen vakuovým žíháním při tlaku menším než 1,33*10 Pa při teplotě 1000°c po dobu 10 hodin a následně při teplotě 800 °C po dobu 16 hodin v kontaktu s ftísforsilikátovou. sklovinou.In a high voltage thyristor with a silicon diameter of 40 mm, the internal half-circuit short circuit is defined by an oxide mask of 16.5 mm. By defining the outer radius of the circumferential short circuit on the Oxford mask, areas outside this 17.5 mm radius are stripped of the masking layer of SiO ₂ and take place here to form the n + emitter of phosphorus diffusion at 1230 ° C for 2 hours get volume below this area from undesirable impurities. This effect is further enhanced by vacuum annealing at a pressure of less than 1.33 * 10 Pa at 1000 ° C for 10 hours and then at 800 ° C for 16 hours in contact with the phospho-silicate. enamel.

Claims

. OBJECT OF THE HOT3ZU

Method for increasing the protection of power four-layer semiconductor structures against the effects of unwanted impurities by the gettering action of high-alloyed phosphorous-doped layers, characterized in that they diffuse into their cathode side in areas outside the outer radius phosphorus.