CS213925B1 - Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí - Google Patents

Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí Download PDF

Info

Publication number
CS213925B1
CS213925B1 CS97480A CS97480A CS213925B1 CS 213925 B1 CS213925 B1 CS 213925B1 CS 97480 A CS97480 A CS 97480A CS 97480 A CS97480 A CS 97480A CS 213925 B1 CS213925 B1 CS 213925B1
Authority
CS
Czechoslovakia
Prior art keywords
semiconductor structures
duty
heavy
structures against
layered semiconductor
Prior art date
Application number
CS97480A
Other languages
English (en)
Inventor
Jaroslav Zamastil
Vladimir Kraus
Timotej Simko
Original Assignee
Jaroslav Zamastil
Vladimir Kraus
Timotej Simko
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaroslav Zamastil, Vladimir Kraus, Timotej Simko filed Critical Jaroslav Zamastil
Priority to CS97480A priority Critical patent/CS213925B1/cs
Publication of CS213925B1 publication Critical patent/CS213925B1/cs

Links

Landscapes

  • Thyristors (AREA)

Description

Vynález se týká způsobu zvýšení ochrany výkonových polovodičových struktur proti účinkům nežádoucích parazitních příměsí.
V průběhu technologického zpracování, hlavně pak vysokoteplotních operací při výrobě výkonových polovodičových součástek se na křemík v menší či větší míře /podle úrovně technologické čistoty/ adsorbují nečistoty, které při vysokoteplotním zpracování difundují do objemu polovodičového materiálu, kde vytváření příměsové hladiny blízko středu zakázaného pásu, které snižují dobu života minoritních nositelů náboje a zásadním způsobem degradují zákiadní statické parametry výsledných součástek. Některá z těchto příměsí /např. Au/ lze odstranit z objemu polovodiče tzv. getraoí neboli inverzní difusí. Tento technologický princip je známý a využívá getrační účinky fosforových atomů obsažených ve vrstvách o vysoké koncentraci fosforu /10 až 10 at/m/. Tento efekt je velmi patrný zvláště ve spojení s následným vakuovým žíháním polovodičových struktur obsahujících vysokoiegovanou vrstvu dotovanou fosforem, ke které přiléhá vrstva fosforsilikátové skloviny. Getrační účinky těchto vrstev se pak projevují jak při vlastní difusi fosforu, tak při vakuovém žíhání.
Současná planární konstrukce výkonových polovodičových součástek je z katodové strany tvořena planární členěnou strukturou řízeného emitoru, která je tvořena řídící oblastí, sítí mikrosvodů a obvodovým zkratem. Vnitřní poloměr obvodového zkratu je vymezen oxidickou maskou, vnější poloměr vzniká po kontaktování polovodičová struktu ry kontaktním kovem a následném obnažení PN přechodu. Takto vytvořená plenární struktura má zásadní nevýhodu v tom, že getračnímu působení je odkryta pouze vlastní plocha a následné objem pod katodovým emitorem, nikoliv však obvod destičky, obvod budoucí fasety systému. Příměsi, které v průběhu technologického zpracování difundují do objemu polovodiče a způsobují svou polohou poblíže středu zakázaného pásu degradaci generačně rekombinačních vlastností, nejsou v oblasti budoucí fasety systému vymezené oxidickou maskou vystaveny getračním účinkům fosforových atomů. Zvláště tato oblast je však vlivem geometrie a podmínek na povrohu obnažených PN přechodů velmi citlivá na nežádoucí příměsi, ktoré způsobují při dostatečné koncentraci /dané úrovní technologické čistoty/ degradaci napětových vlastností, zvláště pak teplotních závislostí blokovacích a závěrných proudů.
Tuto nevýhodu řeší způsob zvýšení ochrany podle vynálezu v podstatě tak, že do jejich katodové strany, se v oblastech ležících vně vnějšího poloměru obvodového zkratu, daného planárním uspořádáním příslušné výkonové polovodičové struktury, při vytváření vysocelegované emitorové vrstvy, difunduje fosfor.
Odstranění parazitních příměsí z teto oblasti getračními účinky fosforových atomů ve vysokolegovaných vrstvách dotovaných fosforem se projeví zásadním způsobem na napěťových vlastnostech polovodičových součástek, především pak na teplotní závislosti závěrných a blokovacích proudů. ,
Na připojených obrázcích 1 a 2 jsou v řezu zobrazeny příklady polovodičových struktur, na které je aplikován způsob podle vynálezu.
Na obrázku 1 je zobrazena katodová část polovodičové struktury s oxidickou maskou 1,, poloměry R 1 a R 2 obvodového zkratu a naznačenou obvodovou fasetou 2, systému.
Na obr. 2 je vnější poloměr R 2 obvodového zkratu vymezen oxidickou maskou ,1 tak, že do katodové strany čtyřvrstvé polovodičové struktury je do oblastí, které leží vně vnějšího poloměru R 2 obvodového zkratu daného plenárním uspořádáním výkonové polovodičové struktury /II,/ při vytváření vysoce legované emitorové vrstvy difusí fosforu difundován fosfor gf. Tímto způsobem je getračnímu působení fosforu odkryta celá oblast obvodových částí polovodičové destičky, které leží vně vnějšího poloměru R 2 obvodového zkratu /oblast II./ a tím i objem pod těmito oblastmi. Oblast budoucí fasety je tak v maximální míře zbavena parazitních nečistot s hlubokými úrovněmi v zakázaném pásu křemíku, které by mohly způsobit degradaci vlastností struktury v této části polovodičové součástky, jež je vlivem vyústění PN přechodu a vzniku povrchových stavů na toto znečistění obzvláště citlivá.
U vysokonapěťového tyristoru na průměru křemíku 40 mm je vnitřní poloměiobvodového zkratu vymezený oxidickou maskou 16, 5 mm. Vymezením vnějšího poloměru obvodového zkratu na oxldické masce jsou oblasti vně tohoto poloměru 17,5 mm obnaženy od maskující vrstvy Si 02 a probíhá zde při vytváření n+ emitoru difusí fosforu při teplotě 1230 °C po dobu 2 hodin z POGl^ difuse fosforu, která způsobuje getraci objemu pod touto oblastí od nežádoucích příměsí. Tento efekt je dále zvýšen vakuovým žíháním při tlaku menším než 1,33*10 Pa při teplotě 1000°c po dobu 10 hodin a následně při teplotě 800 °C po dobu 16 hodin v kontaktu s ftísforsilikátovou. sklovinou.

Claims (1)

  1. . PŘEDMĚT VYHÁL3ZU
    Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí getračním působením vysocelegovaných vrstev dotovaných fosforem, vyznačený tím, že do jejich katodové strany se v oblastech ležících vně vnějšího poloměru obvodového zkratu daného planárním uspořádáním příslušné výkonové polovodičové struktury, při vytváření vysocelegované emitorové vrstvy, difunduje fosfor.
CS97480A 1980-02-13 1980-02-13 Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí CS213925B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS97480A CS213925B1 (cs) 1980-02-13 1980-02-13 Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS97480A CS213925B1 (cs) 1980-02-13 1980-02-13 Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí

Publications (1)

Publication Number Publication Date
CS213925B1 true CS213925B1 (cs) 1982-04-09

Family

ID=5342963

Family Applications (1)

Application Number Title Priority Date Filing Date
CS97480A CS213925B1 (cs) 1980-02-13 1980-02-13 Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí

Country Status (1)

Country Link
CS (1) CS213925B1 (cs)

Similar Documents

Publication Publication Date Title
US3226611A (en) Semiconductor device
US4002501A (en) High speed, high yield CMOS/SOS process
EP0694960B1 (en) Process for the localized reduction of the lifetime of charge carriers
US4053925A (en) Method and structure for controllng carrier lifetime in semiconductor devices
EP0253059A2 (en) Process for suppressing the rise of the buried layer of a semiconductor device
CA1218759A (en) Semiconductor overvoltage suppressor with exactly adjustable triggering voltage
US5389563A (en) Method of fabricating a bipolar transistor having a high ion concentration buried floating collector
NL8105192A (nl) Ingangsbeveiliging voor geintegreerde mos-circuits.
EP0036319B1 (en) Semiconductor device
EP0685891A1 (en) Integrated semiconductor diode
CN101385130B (zh) 半导体装置及其制造方法
GB1566072A (en) Semiconductor device
ES373627A1 (es) Un dispositivo semiconductor.
US5731637A (en) Semiconductor device
CS213925B1 (cs) Způsob zvýšení ochrany výkonových čtyřvrstvých polovodičových struktur vůči účinkům nežádoucích příměsí
US4409726A (en) Method of making well regions for CMOS devices
JPH0235460B2 (cs)
US3577045A (en) High emitter efficiency simiconductor device with low base resistance and by selective diffusion of base impurities
US3442724A (en) Semi-conductor elements with disturbed crystalline surface structure in a junction area
EP0774167B1 (en) A power semiconductor device
JP3459050B2 (ja) Mosトランジスタの製造方法
EP0313777A2 (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JP3170561B2 (ja) 半導体装置の製造方法
KR0130374B1 (ko) 티에프디(tfd) 반도체 소자의 제조방법
Schulze Reduction of process-induced defects in power devices