CS213631B1

CS213631B1 - Connection for measuring the time sections

Info

Publication number: CS213631B1
Application number: CS52079A
Authority: CS
Inventors: Stanislav Feber; Ervin Tomanek; Karel Bocek
Original assignee: Stanislav Feber; Ervin Tomanek; Karel Bocek
Priority date: 1979-01-24
Filing date: 1979-01-24
Publication date: 1982-04-09

Description

Vynález se týká zapojení k odměřování Sašových úseků v soustavách číslicového měření, zejména čítáním impfelsů předem stanovené konstantní délky.The invention relates to a circuitry for measuring the wafer sections in digital measurement systems, in particular by counting impfels of a predetermined constant length.

Známá zapojení k odměřováníúčesových úseků čítáním impulsů mají některé specifické nevýhody projevující se při změně rozsahu, při stupňovité volbě a podobně. Jedná se o nedostatek nulování při přepnutí rozsahu, volbu rozsahu odstupňovanou pouze po desítkových řádecha pod.Known connections for measuring hairstyles by counting pulses have some specific disadvantages of changing range, stepwise selection and the like. This is a lack of zeroing when switching range, range selection graduated only by decimal rows and below.

Tyto nevýhody odstraňuje zapojení k odměřování časových úseků složené z generátoru impulsů a z čítače «pojeného s tímto generátorem impulsů podle vynálezu, jehož podstata spočívá v tom, že čítač se skládá z jedné citaci buňky, z druhé citaci buňky, popřípadě třetí čítači bflpky, popřípadě z dalěí čítači buňky, tyto čítači buňky jsou spojeny v čítacím zapojení v kaskádě za sebou,' přičemž výstup jedné čítači buňky je spojen se vstupem druhé čítači buňky , výstup druhé čítaoí buňky je spojen se vstupem třetí čítači buňky , výstup třetí Čítači buňky je spojen se vstupem dalěí čítači buňky, zatímco výstupy těchto čítačích buňek jsou dále spájeny jednotlivě v postupném pořadí s kontakty prvního systému kontaktů, přičemž vstup jedně čítaoí buňky je spojen s jedním kontaktem prvního systému, výstup druhé čítači buňky je spojen s druhým kontaktem prvního systému, výstup třetí čítaoí buňky je spojen s třetím kontaktem prvního systému, atd..výstup dalěí čítaoí buňky je spojen s dalěím kontaktem prvního systému kontaktů, vztaženo vždy na jeden pol těchtoThese drawbacks are eliminated by the wiring for measuring time intervals consisting of a pulse generator and a counter connected to the pulse generator according to the invention, which consists in that the counter consists of one cell citation, a second cell citation, a third cell counter or further counter cells, said counter cells being connected in a cascaded counting circuit, wherein the output of one counter cell is connected to the input of the second counter cell, the output of the second counter cell is connected to the input of the third counter cell, the output of the third counter cell is connected to the input of another counter cell while the outputs of these counter cells are further soldered individually in sequential order with the contacts of the first contact system, wherein the input of one counter cell is associated with one contact of the first system, the output of the second counter cell is connected with the second contact of the first system, the output of the third counter cell is connected to the third contact of the first system, etc. the output of the next counter cell is connected to the next contact of the first system of contacts,

213 631213 631

213 ·31 kontaktů, kde protější póly těohto kontaktů jsou spojeny s jedním vodičem spojeným přee jeden odpor s jedním pomooným vstupem a spojeným se vstupem hradla, kontakty druhého ays-213 · 31 contacts, where the opposite poles of these contacts are connected to one conductor connected via one resistor to one auxiliary input and connected to the gate input, the other ays-

a řídioí vstup hradla je spojen s druhým vodičem popřípadě s třetím vodičem.and the gate control input is connected to the second conductor or the third conductor.

Výetup hradla je spojen s nastavovacím vedením čítače, spojeném s nastavovacím vstupem jedné čítaoí buňky, s nastavovacím vstupem druhé čítači buňky, popřípadě s nastavovacím vstupem třetí čitací buňky, popřípadě s nastavovacím vstupem další čítaoí buňky.The gate output is connected to a counter setting line connected to a setting input of one cell counter, a setting input of a second counter cell, or a setting input of a third read cell, or to a setting input of another counter cell.

Řídicí vstup hradla je spojen s druhým vodičem, a je spojen přes kondenzátor s třetím vodičem.The gate control input is coupled to the second conductor, and is coupled to the third conductor via a capacitor.

Řídicí vstup hradla ja spojem a třetím vodičem.The gate control input is connected and the third conductor.

Jeko čítaoí buňka se rozumí elementární klopný obvod, několik elementárníoh klopných obvodů spojených v čítači zapojení v kaskádě za sebou, popřípadě někollkabitový čítač doplněný elementárními kombinačními obvody pro vyhodnocení stavu tohoto nikolikabitového čítače.By "counting cell" is meant an elementary flip-flop, several elementary flip-flops connected in a cascade circuit counter in series, or a multi-bit counter supplemented with elementary combinational circuits to evaluate the state of this nickel-bit counter.

Jako hradlo se uvažuje logický kombinační obvod, kde signál zvolené logioké úrovně uvolňuje průchod logického signálu na vstupu tohoto hradla na výstup tohoto hradla.A gate is considered to be a logic combination circuit, where the signal of the selected logioc level releases the passage of a logic signal at the gate input to the gate output.

Předností zapojení na odměřování časových úseků podle vynálezu je stupňovitá volba délky odměřovaného časového úseku jako přesný celistvý násobek periody měrných impulsů na vstupu čítače, spojená s nastavením výohozího zejména vynulovaného stavu čítaoíoh buněk pomoeí nastavovacího impulsu vždy během jednotlivého přepnutí této volitelné délky tohoto odměřovaného časového úseku. Přitom signál dočítání na výstupu hradle, a tedy i na výstupu zapojení, jehož perioda je oelistvým násobkem této periody měrných impulsů stejně jako nastavovací signál vznikající na výstupu tohoto hradla při přepnutí délky odměřovaného časového úseku přichází na nastavovací vedení a na nastavovaoí vstupy připojenýoh čítačích buněk a způsobuje nastavení zejména nulování čítače. Tento nastavovací signál vzniká během přechodového děje ohraničeného rozepnutím dříve sepnutého kontaktu jednoho systému kontaktů a dalším sepnutím kontaktu z,tohoto jednoho systému v Časovém okamžiku určeném vhodnou volbou konstant pasívníeh prvků a jeho působením je v časovém okamžiku tohoto dalšího sepnutí bezpečně skončeno.The advantage of the time measuring circuitry according to the invention is the stepwise selection of the length of the measured time period as an exact integral multiple of the period of the specific pulses at the counter input connected with setting the ejection state. At the same time, the reading signal at the gate output and thus at the wiring output, the period of which is a multiple of this period of specific pulses, as well as the setting signal produced at the gate output mainly causes the counter to be reset. This set-up signal is generated during a transient event limited by the opening of the previously closed contact of one contact system and the further closing of the contact z of this one system at the time determined by the appropriate selection of passive element constants.

Žapojení k odměřování časových úseků podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde na obr. 1 je znázbměno zapojení se spřažením jednoho systému kontaktů a druhého systému kontaktů do jednoho víoepolohového přepínače shodně v pořadí poloh tohoto víoepolohového přepínače, na obr. 2 je znázorněno zapojeni se spřažením těohto systémů kontaktů s přesazením.The circuitry for measuring the time slots according to the invention is illustrated by way of example in the accompanying drawing, in which Fig. 1 shows the connection with coupling of one contact system and the other contact system to one multi-position switch in the order of positions of this multi-position switch. The coupling with these offset contact systems is shown.

Va obr. 1 je znázorněn čítač složený z jedné čítaoí buňky F^, z druhé čítaoí buňky Bg, z třetí čítaoí buňky Sg, popřípadě z další čítaoí buňky F^. Tyto čítaoí buňky jsou spojeny m «mm* 4 maUmu Xa «νίβ+ι,* ΙμιμΙλτ B 4a ana*FIG. 1 shows a counter consisting of one cell counter F4, a second cell counter Bg, a third cell counter Sg, and a further cell counter Fg. These counter cells are joined by m mm mm * 4 m and Xa «X β + ι, ιμιμΙλτ B 4a ana *

213 831213 831

Výstupy těohto čítačích buňek jsou dále spojeny jednotlivě v postupném pořadí β kontakty prvního systému kontaktů tak, že výstup <Pj> jedné čítači buňky P^ je spojen s jedním kontaktem lKj prvního systému, výstup <Pg> druhé ěítací buňky P₉ je spojen s druhým kontaktem !K_g prvního systému, výstup Z,P₃> třetí Sítaoí buňky P₃ je spojen s třetím kontak tem 1K₃ prvního systému atd., výstup<Ρ*> dalSí ěítací buňky P^ je spojen s dalším kontak tem lKj. prvního systému kontaktů, vztaženo vždy na jeden pól těchto kontaktů. Protější póly těchto kontaktů jsou spojeny s jedním vodičem J spojeným přes jeden odpor R^ s jedním pomocným vstupem B a spojeném se vstupem ji hradla g.The outputs of these counter cells are further connected individually in sequential order β contacts of the first contact system such that the output <Pj> of one counter cell P ^ is connected to one contact 1Kj of the first system, the output <Pg> of the second counting cell P ₉ is connected to the other K _{g of the} first system, output Z, P ₃ > of the third network of cell P ₃ is connected to the third contact 1K _{3 of the} first system, etc., output <ě *> of the next counting cell P 3 is connected to the next contact. of the first contact system, based on one pole of each contact. The opposite poles of these contacts are connected to a single conductor J connected via a resistor R 1 to one auxiliary input B and connected to the input of the gate g.

Naíobr. 1 je dále zobrazen druhý syetáim kontaktů 2Κ_χ, 2Kg, 2^,...,21^ spojených jedním pólem s druhým vodičem S spojeným přes druhý odpor Rg s druhým pomocným vstupem ©as řídicím vstupem £> hradla H, a protějším pólem a třetím vodičem spojeným s třetím pomocným vstupem D. Druhý vodič <S je spojen s třetím vodičem T přes kondenzátor C.Naíobr. 1 shows a second saturated contact 2Κ _χ , 2Kg, 2 ^, ..., 21 ^ connected by one pole to a second conductor S connected via a second resistor Rg to a second auxiliary input as and a gate input control signal>, and the opposite pole a the third conductor connected to the third auxiliary input D. The second conductor <S is connected to the third conductor T through the capacitor C.

Výstup hradla H je spojen s nastavovacím vedením χ čítače, spojeném s nastavovacím vstupem n^ jedné čítači buňky P^, s nastavovacím vstupem n₂ druhé čítači buňky Pg, s nastavovacím vstupem n₃ třetí Čítači buňky P₃, atd., S nastavovacím vstupem n^ další čítači buňky Pj..The gate output H is connected to a counter setting line χ connected to a set input n ^ of one cell counter P ^, a set input n _{2 of a} second counter cell Pg, a set input n _{3 of a} third counter cell P ₃ , etc., with a set input n ^ additional counter cells P1.

Prmí systém kontaktů a druhý systém kontaktů jsou spřaženy do jednoho vícepolohového přepínače shodně, a to tak, še v každé jednotlivé poloze tohoto vícepolohového přepínače je v sepnutém stavu kontakt jednoho systému kontaktů a pořadovým číslem shodným s pořadovým číslem polohy tohoto vícepolohového přepínače. Na obr. 1 je v sepnutém stavu třetí kontakt “i jednoho systému kontaktů a třetí kontakt 2K₃ druhého systému kontaktů tohoto vícepolohového přepínače.The first contact system and the second contact system are coupled together to one multi-position switch such that in each individual position of the multi-position switch, the contact of one contact system is in the closed state and the sequence number is identical to the sequence number of the multi-position switch. In FIG. 1, the third contact 1 of one contact system and the third contact 2K _{3 of the} second contact system of this multi-position switch are in the closed state.

Ra obr. 2 jsou první systéim kontaktů 1^, lK_g, Ξι..... IKj. a druhý systém kontaktůIn Fig. 2, the first contact system 1, 1K _g , Ξι ..... IKj. and a second contact system

2K-,,,2Kg, 2K₃,..., 2K^ spřaženy do jednoho vícepolohového přepínače s přesazením, příkladmo s vyloučením překrytí sepnutého stavu kontaktu jednoho systému a sepnutého stavu kontaktu druhého systému. Třetí kontakt ÍK^ prvního systému jo v sepnutém stavu, všechny kontakty druhého systému jsou v rozepnutém stavu, S řídicím vstupem&hradla H je spojen třetí vodič T. Zapojení těohto kontaktů podle obrázku 2 se realizuje s výhodou pomocí dvouposchoňovýoh řadičů «aretací ob jeden kontakt, přičemž kontakty v aretovaných polohách jednoho poschodí představují první systém kontaktů a kontakty v nearetovaných polohách dalšího poschodí představují druhý systém kontaktů tohoto vícepolohového přepínače.2K -, 2Kg, 2K ₃ , ..., 2K - are coupled to one multi-position switch with offset, for example excluding the overlap of the closed state of one system contact and the closed state of the other system. The third contact I of the first system is in the closed state, all contacts of the second system are in the open state. A third conductor T is connected to the control input & gate H. The connection of these contacts according to Figure 2 is preferably realized by two-storey controllers. the contacts in the latched positions of one floor represent the first contact system and the contacts in the non-latched positions of the next floor represent the second contact system of this multi-position switch.

Funkce zapojení k odměřování časových úseků podle vynálezu v příkladném provedení podle obr. 1 je taková,, že ve výchozím postavení je v sepnutém stavu třetí kontakt 1K₃prvního systému kontaktů a třetí kontakt 2K₃ druhého systému kontaktů. Předpokládá se, že na vstup A čítače připojeného na generátor impulsů přicházejí impulsy o konstantní frekvenci. Dále se předpokládá, že jednotlivé ěítací buňky P^, Pg, P_3>...., P^ představují elementární binární děliče zapojená v kaskádě za sebou tak, že při každém druhém impulsu na vstupu čítače A probíhá přenos do druhé ěítací buňky Pg, při každém čtvrtém impulsu na vstupu čítače A probíhá přenos do třetí ěítací buňky Pp při každém osmém impulsu na vstupu čítače & probíhá přenost do další ěítací buňky. Přenos do ěítací buňky s vyšším pořadovým číslem, například přenos z druhé čítači buňky Pg do třetí ěítací buňkyThe function of the metering circuit according to the invention in the exemplary embodiment of FIG. 1 is such that, by default, the third contact 1K _{3 of the} first contact system and the third contact 2K _{3 of the} second contact system are in the closed state. It is assumed that the input A of the counter connected to the pulse generator receives constant frequency pulses. Furthermore, it is assumed that the individual count cells P ^, Pg, P _3> ...., P ^ represent elementary binary dividers connected in a cascade in such a way that every second pulse at the counter A input is transmitted to the second count cell Pg , at every fourth pulse at the counter input A, transmission to the third counting cell Pp takes place at every eighth pulse at the counter input < Transmission to a counting cell with a higher sequence number, for example, transmission from a second counter cell Pg to a third counting cell

213 «31 ^fl® projevuje tak, že na výstupu <P_g> druhé Čítači buňky P₂ přechází výstupní signál z logické jedničky do logické nuly, a na výstupu <P^> třetí čítači buňky P^ přechází pře* třetí kontakt ÍK^ prvníňo systému kontaktů na vstup & hradla g a dále na jeho výstup <g> jakož i na výstup X· Výstupní signál z výstupu<H> hradla přechází dále na ňastavovaoí vedení £ čítače a způsobuje nastavení například vynulování všech čítačích buněk. Přitom vynulování způsobuje záporná hrana tohoto signálu v časovém okamžiku přenosu do další paměťové buňky.213 «31 ^fl tak means that the output <P _g > of the second counter cell P ₂ passes the output signal from logic one to logic zero, and at the output <P ^> of the third counter cell P ^ passes the * third contact K ^ first The output signal from the gate output <H> is passed on to the setting line 6 of the counter and causes the setting, for example, to reset all counter cells. In this case, zeroing causes the negative edge of this signal at the time of transmission to the next memory cell.

Na výstupu zapojenívzniká tedy časová posloupnost výstupních impulsů s periodou rovnou osminásobku periody impulsů ha vstupu £ čítače. Všeobecně násobnost periody výstupních impulsů na periodě vstupníoh impulsů je závislá na sepnutém kontaktu prvního systému kontaktů víoepolohového přepínače. Funkce druhého systému kontaktů, jednoho vodiče, druhého vodiče, třetího vodiče se uplatňuje při přepínání kontaktů víoepolohového přepínače. Fřitom se předpokládá, že na jeden pomooný vstup B, na druhý pomocný vstup E je připojeno napětí o hodnotě logioké jedničky, a že ha třetí pomooný vstup £ je připojeno napětí o hodnotě logioké nuly. Po dohu působení vstupního signálu o hodnotě logioké nuly na výstupe <>3> třetí čítači buňky a sepnutém třetím kontaktu je na vodiči V signál logioká nuly, neboť ten’ výstup <P₃> pohlcuje signál přecházející z jednoho pomooného vetupu £ přes jeden odpor R^na tento vodič V. Při přepínání polohy víoepolohového přepínače, například z třetí polohy do druhé polohy se rozepne třetí kontakt ÍK^ a po uplynutí časového úseku konečné délky závislé na rychlosti tohoto přepínání, na konkrétním provedení aretačního mechanismu víoepolohového přepínače a pod. se sepne druhý kontakt lKg jednoho systému kontaktů. Během tohoto časového úseku jsou tedy všeohny kontakty prvého systému kontaktů v rozepnutém stavu, a na jedaň vodič £ přechází z jednoho pomooného vstupu B přes jeden odpor R^ jedničkový logioký signál, který přechází zároveň na vstup g hradla £ a dále na Jeho výetup <H> a na výstup zapojení g.Thus, at the output of the circuit, there is a time sequence of output pulses with a period equal to eight times the pulse period h at the input of the counter. In general, the multiplicity of the output pulse period on the input pulse period is dependent on the closed contact of the first multi-position switch contact system. The function of the second contact system, one conductor, the second conductor, the third conductor is used when switching the contacts of the multi-position switch. In addition, it is assumed that one auxiliary input B, the other auxiliary input E is connected with a voltage of logic 1, and that the third auxiliary input 8 is connected with a voltage of logic zero. When the input signal of the logic zero value at the output <>3> of the third cell counter is closed and the third contact is closed, the logic zero signal is on the conductor V, since the output <P ₃ > absorbs the signal passing from one When switching the position of the multi-position switch, for example from the third position to the second position, the third contact IK opens and, after a time period of the final length dependent on the speed of the switching, the particular mechanism of the multi-position switch. the second contact lKg of one contact system closes. Thus, during this time period, the contacts of the first contact system are in the open state, and on one conductor 6 passes from one auxiliary input B through one resistor R 1 to a one-logic signal that goes simultaneously to gate g input 6 and its output <H. > and the output wiring g.

Při tomto přepínání polohy víoepolohového přepínače se zároveň rozepne třetí kontakt 2K3 druhého systému kontaktů a po uplynutí již zmíněného časového úseku konečné délky se sepne druhý kontakt 2Kg tohoto druhého systémukontaktů.Na začátku tohoto časového úseku, tj. počínaje časovým okmžikem tohoto rozepnutí třetího kontaktu 2K^ přechází na druhý vodič S z druhého pomooného vstupu E přes druhý odpor Rg jedničkový logický signál, který přeohází zároveň na řídieí vetup &· hradla g a přes kondenzátor G na třetí vodič T spojený s třetím pomoonýra vstupem F s připojeným napětím o hodnotě logioké nuly.Druhý odpor Rg a kondensátor 0 pracují jako integrační RC člen s časovou konstantou určenou hodnotou tohoto odporu a hodnotou této kapacity. Po dobu této časové konstaňty je na řídioím vetupu & hradla g nulový logioký signál, hradlo g je otevřeno. Při dosažení signálu na řídioím vetupu ář hradla g úrovně logioké jedničky se toto hradlo uzavírá a způsobuje zánik signálu na včet upu ZH> tohotohrňdla. Záporná hrana tohoto signálu, tj. přechod z logioké jedničky do logioké nuly způsobuje vynulování všeeh čítačích buněk. Vhodnou volbou časové konstanty se určuje výhodný časový okamžik tohoto nulování v rozmezí dříve uvedeného časového úseku konečné délky.This switching of the multi-position switch simultaneously opens the third contact 2K3 of the second contact system and, after the end of the finite length period, the second contact 2Kg of the second contact system closes. passes a second logic signal to the second conductor S from the second pomoon input E via the second resistor Rg, which at the same time passes to the gate control g and through the capacitor G to the third conductor T connected to the third pomooner input F with a connected logic zero voltage. the resistance Rg and the capacitor 0 operate as an integrating RC member with a time constant determined by the value of this resistance and the value of this capacitance. During this time constant, there is no logioc signal on the control gate & gate g, gate g is open. Upon reaching the control input, the gate line g of the logic one level closes, causing the gate to disappear, including the ZH ' The negative edge of this signal, i.e. the transition from logic one to logic zero causes all counter cells to be reset. By suitably selecting a time constant, the preferred time point of such zeroing is determined within the aforementioned finite length time period.

213 831213 831

U zapojení podle obr. 2 a přesazením kontaktů druhého systému kontaktů oproti kontaktům prvního systému kontaktů se shora uvedené uzavření hradla H během přepínání polohy víoepolohového přepínače dosahuje krátkodobým sepnutím kontaktu druhého, systému kontaktů.With the wiring of FIG. 2 and offsetting the contacts of the second contact system over the contacts of the first contact system, the above gate closure H during switching of the multi-position switch position is achieved by briefly closing the contact of the second contact system.

Tak například při takovém přepínání polohy víoepolohového přepínače, že se rozpíná třetí kontakt 1K^ prvního systému kontaktů a následně se spíná druhý kontakt 1K₂ tohoto syatémn kontaktů je funkce druhého vodiče S, třetího vodiče T, druhého odporu Rg a druhého systému kontaktů 2K^, 2Kg, 2K₃, 2K_lml taková, že v aretovanýoh polohách víoepolohového přepínače jsou věechny kontakty druhého systému rozepnuty, a na řídicí νβί,άρ ~ hradla H přichází nulový logický signál a způsobuje otevřený stav*tohoto hradla H. Případné uzavření tohoto hradla g se dosahuje převedením jedničkového logického signálu na třetí pomocný,vStup F. Během časového úseku konečné délky při uvedenémjpřepínáňl se přechodně sepne druhý kontakt 2K- a způsobuje vznik jedničkového logického signálu na třetím vodiči T a na řídicím vstupu ~ hradla g a přechod do uzavřeného stavu tohoto hradla g. Jedničkový logický signál na tomto třetím vodiči T vzniká přechodem signálu z druhého'pomocného vstupu E přes druhý odpor Rg a přes druhý kontakt 2K_g druhého systému kontaktů na tento třetí vodič T.For example, in such a switching position víoepolohového switch that extends third contact 1K-first contact system, and then closes the second contact 1K ₂ of syatémn contacts is a function of the second conductor S, the third wires T, the second resistor Rg and a second system contacts the 2K ^, 2 kg, ₃ 2K, 2K _LML such that the positions aretovanýoh víoepolohového věechny switches are contacts of the second expansion, and to control νβί, άρ ~ H comes gate logic signal is zero, and causes the open state of the gate * H. eventual closure of gate g is achieved by converting the one logic signal to the third auxiliary, input F. During the time period of the final length at said switch, the second contact 2K- is temporarily closed and causes the one logic signal on the third wire T and on the control input ~ gate g to transition to the closed state g One logic signal to the third conductor formed T signal transition druhého'pomocného inlet E via the second resistor Rg, and the second contact 2K _g of the second contacts to the third conductor T.

Při uzavření hradla g zanikne signál na výstupu H tohoto hradla, záporná hrana tohoto signálu, tj. přechod z logické jedničky do logické nuly způsobuje vynulováni všech Čítačích buněk. Další uplatnění zapojení k odměřování časových úseků podle vynálezu záleží v tom, že jako čítači buňky se uvažují nškolikabitové čítači jednotky doplněné kombinačními logickými obvody a vyhodnocováním stavu postupně všech čís%l obsažených v těchto čítačích jednotkách, s výstupy spojenými a kontakty jednoho systému kontaktů.When gate g is closed, the signal at output H of the gate ceases to exist, the negative edge of this signal, i.e. the transition from logic one to logic zero, causes all counter cells to be reset. Another application of the circuitry for measuring time slots according to the invention is that the counting cells are multi-bit counter units supplemented with combinational logic circuits and status evaluation of all the numbers contained in these counter units, with outputs connected and contacts of one contact system.

Zapojení k odměřování časových úseků podle vynálezu ae uplatňuje v číslicové řídicí technice tam, kde jsou kladeny nároky na přesnost odměřování těchto časových úseků, možnost rychlé volby délky těchto úseků a spolehlivost. Jedná ae tedy o uplatnění v oboru výstavby číslicových řídicích automatů, zejměna pro oblast řízení výrobních linek.The wiring for the measurement of the time slots according to the invention and in the digital control technology, where there is a demand for the accuracy of measuring the time slots, the possibility of quick selection of the length of these slots and reliability. It is therefore an application in the field of construction of digital controllers, especially in the field of production line control.

Claims

SUBJECT OF THE INVENTION

Wiring for measuring time slots consisting of a pulse generator and a counter connected to a pulse generator, characterized in that the counter consists of one counter cell (P ^), a second cell (Pg) or a third counter cell (P ^) optionally from further counting cells (PP, these čítaoí cells are combined in the read wiring other in cascade, the output (<Pi>) one čítaoí cells (Ρ · ^ is connected to the input (P _{g) of} the second counter cell (Pg) , the output (<Pg>) of the second counter cell (Pg) is connected to the input (p ^) of the third counter cell (Pj), the output (<Ρ ^>) of the third counter cell (P ^) is connected to the input (p ₁ ) the other counter cells (P ^), while the inputs of these counter cells are further coupled individually in sequential order and the contacts of the first contact system, the output (<Py>) of one counter cell (P ^) being connected to one contact (IK ^) of the first system output (<P ^) second counter AOI cells (Pg) is connected to the second contact (1K ₂₎ of a first system output (4Pý) third čítaoí cell (Pj) is connected and a third contact (lkj) first Bystám », etc. Output (<Pp) further čítaoí cells ( P ^) is connected to another contact (IK ^ of the first contact system 213 B31 mu, based on each pole of these contacts, where the opposite poles of these contacts are connected to one conductor (V) connected via one resistor (R ^) to one auxiliary input (B) and connected to the gate input (h) (H), the contacts (2K ^, 2Kg, 2K ^, ..., 2K ^ of the second contact system are connected by one pole β to the other conductor (S) connected via a second resistor (Rg) ) with the second auxiliary input 0 and the opposite pole and the third conductor (T) connected to the third auxiliary input (D), and the control input (») of the gate (H) is connected to the second conductor (S) or the third conductor (T).

Wiring according to Claim 1, characterized in that the output (<H>) of the gate (H) is connected to a setting line (H) of the counter connected to the setting input (n ^) of one cell counter (B ^), b the input (n ₂ ) of the second cell counter (Bg), optionally with the adjusting input (n ^) of the third cell counter (B ^), or with the adjusting input (n ^) of the additional cell counter (B _± ).

Wiring according to claim 1, characterized in that the control input (ίφ of the gate (H) is connected to the second conductor (S) and is connected via a capacitor (0) and a third conductor (T).

Connection according to claim 1, characterized in that the control input (¢ 4) of the gate (H) is connected to the third conductor (T).