CS213616B1 - Způsob úpravy polovodičového čipu - Google Patents

Způsob úpravy polovodičového čipu Download PDF

Info

Publication number
CS213616B1
CS213616B1 CS732377A CS732377A CS213616B1 CS 213616 B1 CS213616 B1 CS 213616B1 CS 732377 A CS732377 A CS 732377A CS 732377 A CS732377 A CS 732377A CS 213616 B1 CS213616 B1 CS 213616B1
Authority
CS
Czechoslovakia
Prior art keywords
chip
metal body
parent metal
treatment
semiconductor chip
Prior art date
Application number
CS732377A
Other languages
English (en)
Inventor
Jindrich Vilim
Karel Kopejtko
Original Assignee
Jindrich Vilim
Karel Kopejtko
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jindrich Vilim, Karel Kopejtko filed Critical Jindrich Vilim
Priority to CS732377A priority Critical patent/CS213616B1/cs
Publication of CS213616B1 publication Critical patent/CS213616B1/cs

Links

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Description

Vynález ss týká způsobu úpravy polovodičového čipu, pro přímé připájení nebo přivaření k skeletu Vývodů.
Vhodná povrchová úprava čipů pro přivaření hebo připájení do skeletu vývodů, zejména měděných, povrchově cínovaných, který je bu3 samonoaný jednotlivý, samonosný se skelety vývodů sesazenými do pásu a nebo nesený plastovým filmem, je součásti progresivní technologie automatické montáže polovodičových čipů a to jak do hybridních integrovaných obvodů, tak i jednotlivých součástek do pouzder (Elektronice December 25.61.1975; Solid State Technology October 46.1975). Současně používaná technologie úpravy povrchu čipů pro zmíněnou jejich automatickou montáž je založena na nanášení kovů pro vytváření kontaktovacích plošek napařovánlm, nebo naprašováním s následným elektrolytickým vylučováním vlastní kontaktovací plošky. Tato technologie se provádí přímo na plátku polovodičových součástek, jako operace technologicky návazná ha jeho vlastní výrobu (Solid State Technology Psbruary 27.1976). Charakteristickým rysem je právě elektrolytické vylučování kontaktovací plošky.
Vzhledem k náročnosti technologické přípravy pro tuto úpravu povrchu čipů je rentabilnost této technologie omezena v případě, že se jedná o úpravy malých sérií polovodičových součástek. Totéž omezení vzniká vzhledem k materiálové nákladnosti na tuto úpravu v případě malé výtěžnosti polovodičových součástek při jejich vlastní výrobě, což je přímo spjato se
213 616
213 βίβ stoupajícím stupněm Integrace na jednotlivém čipu. Čím je vyšší integrace, to jest více funkcí, tími je'menší výtěžnost, tím jsou vyšší materiálové náklady spojené s úpravou jednoho čipu, nebol klasickým způsobem úprava se provádí na vSech polovodičových součástkách následné za jejich výrobou bez možnosti Jejich vytřídění.
Tyto nedostatky odstraňuje vynález na způsob úpravy polovodičového čipu pro připájení nebo přivaření k skeletu vývodů podle přihlášky, který spočívá v tom, že mateční kovové tě6 3 lísko (Prekursor) s objemem nepřesahujícím lO^unr a výhodou ze zlata nebo jeho slitin je prostřednictvím nástroje svařovacího-tvarovacího termokompreeně nebo ultrazvukově zformováno do tvaru kontaktovaeí plošky a přivařeno k expandovanému vývodu čipu. .
S výhodou může být matečním kovovým tělískem kulička vytvářené tavením drátu nebo plochý váleček nebo hranol.
Výhodou způsobu úpravy povrchu polovodičové součástky, která je předmětem vynálezu je odstranění omezujících požadavků na rentabilnost, nebol povrchovou úpravu tímto způsobem lze provádět bez jakékoliv technologické úpravy (čiětění, napařování, litografie, leptání, elektrolytické vylučování) na libovolné polovodičové součástce a navíc jen na těch součástkách, které vyhověly kontrole statických parametrů.
Způsob úpravy polovodičového čipu pro připájení nebo přivaření k skeletu vývodů podle
3 vynálezu spočívá v tom, že mateční kovové tělísko (Prekursor) s objemem nepřesahujícím lO^unr s výhodou ze zlata nebo jeho slitin je prostřednictvím nástroje svařovacího-tvarovacího termokompresně nebo ultrazvukově zformováno do tvaru kontaktovaeí plošky a přivařeno k expandovanému vývodu čipu.
S výhodou je matečním kovovým,tělískem kulička vytvářená tavením drátu, kterou lze od něj oddělit mechanickým sestřižením nebo ultrazvukově. Uateční kovové tělísko může též tvořit plochý válceček nebo hranol.
Požadované kontaktní plošky se připojí působením bu3 ultrazvukové e/iergie nebo energie tepelné, které zvýěí plasticitu spojovaných ploch natolik, že dojde ke spojení mezi spodní podstavou kontaktní plošky a metalizací polovodičového čipu. Jak energie dodávaná do sváru, tak i přítlak vytVářecího nástroje musí být voleny tak, aby vytvořený spoj byl pevný, nesmí však dojít k porušení metallzace nebo křemíku čipu.
Příklady provedení: · ,
Příklad 1/ Tak na hliníkovou metalizaci polovodičového čipu UH 7440 (Tesla Rožnov) v místech expandovaných vývodů byly termokompreeně přivařeny (nástrojem ohřátým na 400 °C s přítlačnou silou 150 p) za svoji podstavu zlaté kontaktovaeí plošky o tvaru válce a průměrem QO^um a výškou 20/unr.
Přiklad 2/ Ultrazvukem přivařeny (kdy nástrojem byla do místa sváru přenášena energie
Wattů při přítlaku 150 p).
213 618
Příklad 3/ Takto upravené čipy byly v dalším stupni přivařeny přes kontaktovací plošky vytvořené způsobem podle vynálezu do skeletu měděných pocínovaných vývodů nesených na plastovém· filmu hromadně nástrojem ohřátým na 500 °C při přítlaku 1 kp.
• Způsob úpravy povrchu čipu podle vynálezu lze použít jako část technologie automatické montáže čipů jak do hybridních integrovaných obvodů, tak i jednostlivých součástek do pouzder.

Claims (3)

  1. PŘEDMĚT VYNÁLEZU
    1. Způsob úpravy polovodičového čipu pro připájení nebo přivaření k skeletu vývodů, vyznačující se tím, že mateční kovové tělísko s objemem nepřesahujícím lOyua^ a výhodou ze zlata nebo jeho slitin je prostřednictvím nástroje svařovacího-tvarovacího termokompresně nebo ultrazvukově zformováno do tvaru kontaktovací plošky a přivařeno k expandovanému vývodu čipu.
  2. 2. Způsob úpravy polovodičového čipu podle bodu 1, vyznačující se tím, že matečním kovovým tělískem je kulička vytvářená tavením drátu.
  3. 3. Způsob úpravy polovodičového čipu podle bodu 1, vyznačující se tím, že matečním kovovým tělískem je plochý váleček nebo hranol.
CS732377A 1977-11-08 1977-11-08 Způsob úpravy polovodičového čipu CS213616B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS732377A CS213616B1 (cs) 1977-11-08 1977-11-08 Způsob úpravy polovodičového čipu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS732377A CS213616B1 (cs) 1977-11-08 1977-11-08 Způsob úpravy polovodičového čipu

Publications (1)

Publication Number Publication Date
CS213616B1 true CS213616B1 (cs) 1982-04-09

Family

ID=5422158

Family Applications (1)

Application Number Title Priority Date Filing Date
CS732377A CS213616B1 (cs) 1977-11-08 1977-11-08 Způsob úpravy polovodičového čipu

Country Status (1)

Country Link
CS (1) CS213616B1 (cs)

Similar Documents

Publication Publication Date Title
US5346857A (en) Method for forming a flip-chip bond from a gold-tin eutectic
US7642135B2 (en) Thermal mechanical flip chip die bonding
TW546693B (en) Hollow solder structure having improved reliability and method of manufacturing the same
TWI248842B (en) Semiconductor device and semiconductor module
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
US5763296A (en) Method for fabricating an electronic device structure with studs locating lead frame on backing plate
JP3474212B2 (ja) 超小型電子ボンド形成方法および組立体
US6221692B1 (en) Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
WO2007052199A1 (en) Methods of packaging a semiconductor die and package formed by the methods
JPS5331968A (en) Circuit package and method of manufacture thereof
KR880008437A (ko) 반도체 장치 및 그 제조방법과 이에 사용하는 와이어 본딩장치
EP0535433A2 (en) Ultrasonic bonding process beyond 125 kHz
NL157750B (nl) Werkwijze voor het verbinden van op een eerste hoofdvlak, van een ten minste een ketenelement bevattend plaatje, gelegen dikke geleiders, die buiten het plaatje steken met een dragerlichaam.
US6071371A (en) Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board
CS213616B1 (cs) Způsob úpravy polovodičového čipu
JPH02186645A (ja) 集積回路用の真空式ダイ取り付け方法
US6333207B1 (en) Peelable lead structure and method of manufacture
US4659006A (en) Method of bonding a die to a substrate
Han et al. Influence of ultrasounds on interfacial microstructures of Cu-Sn solder joints
Speerschneider et al. Solder Bump Reflow Tape Automated Bonding.(Retroactive Coverage)
Chu et al. A maskless flip-chip solder bumping technique
JPH0158866B2 (cs)
JP2001508601A (ja) 金属接続ワイヤーのドープ方法
JPH0565052B2 (cs)