CS213616B1 - Method of treatment of semiconductor pin - Google Patents
Method of treatment of semiconductor pin Download PDFInfo
- Publication number
- CS213616B1 CS213616B1 CS732377A CS732377A CS213616B1 CS 213616 B1 CS213616 B1 CS 213616B1 CS 732377 A CS732377 A CS 732377A CS 732377 A CS732377 A CS 732377A CS 213616 B1 CS213616 B1 CS 213616B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- chip
- metal body
- parent metal
- treatment
- semiconductor chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000003856 thermoforming Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Wire Bonding (AREA)
Description
Vynález ss týká způsobu úpravy polovodičového čipu, pro přímé připájení nebo přivaření k skeletu Vývodů.The invention relates to a method of modifying a semiconductor chip for direct soldering or welding to a terminal shell.
Vhodná povrchová úprava čipů pro přivaření hebo připájení do skeletu vývodů, zejména měděných, povrchově cínovaných, který je bu3 samonoaný jednotlivý, samonosný se skelety vývodů sesazenými do pásu a nebo nesený plastovým filmem, je součásti progresivní technologie automatické montáže polovodičových čipů a to jak do hybridních integrovaných obvodů, tak i jednotlivých součástek do pouzder (Elektronice December 25.61.1975; Solid State Technology October 46.1975). Současně používaná technologie úpravy povrchu čipů pro zmíněnou jejich automatickou montáž je založena na nanášení kovů pro vytváření kontaktovacích plošek napařovánlm, nebo naprašováním s následným elektrolytickým vylučováním vlastní kontaktovací plošky. Tato technologie se provádí přímo na plátku polovodičových součástek, jako operace technologicky návazná ha jeho vlastní výrobu (Solid State Technology Psbruary 27.1976). Charakteristickým rysem je právě elektrolytické vylučování kontaktovací plošky.A suitable surface treatment of the chips for welding or soldering into a wire, especially copper, tinned, wire-wound, which is either self-supporting single, self-supporting with wire-wound or wire-wound terminal shells, is part of progressive technology integrated circuits, as well as individual components in housings (Electronics December 25.61.1975; Solid State Technology October 46.1975). The presently used technology of chip surface treatment for said automatic assembly is based on the deposition of metals for the formation of contact pads by vapor deposition or by sputtering followed by electrolytic deposition of the contact pad itself. This technology is carried out directly on a wafer of semiconductor devices as a technologically related operation and its own production (Solid State Technology Psbruary 27.1976). The electrolytic deposition of the contact pad is a characteristic feature.
Vzhledem k náročnosti technologické přípravy pro tuto úpravu povrchu čipů je rentabilnost této technologie omezena v případě, že se jedná o úpravy malých sérií polovodičových součástek. Totéž omezení vzniká vzhledem k materiálové nákladnosti na tuto úpravu v případě malé výtěžnosti polovodičových součástek při jejich vlastní výrobě, což je přímo spjato seDue to the complexity of technological preparation for this chip surface treatment, the profitability of this technology is limited in the case of small series of semiconductor devices. The same limitation arises because of the material cost of this treatment in the case of low recovery of semiconductor devices in their own production, which is directly related to
213 616213 616
213 βίβ stoupajícím stupněm Integrace na jednotlivém čipu. Čím je vyšší integrace, to jest více funkcí, tími je'menší výtěžnost, tím jsou vyšší materiálové náklady spojené s úpravou jednoho čipu, nebol klasickým způsobem úprava se provádí na vSech polovodičových součástkách následné za jejich výrobou bez možnosti Jejich vytřídění.213 βίβ increasing degree Integration on a single chip. The higher the integration, i.e. the more functions, the lower the yield, the higher the material costs associated with the modification of a single chip, since the classical modification is performed on all semiconductor components subsequent to their production without the possibility of their sorting.
Tyto nedostatky odstraňuje vynález na způsob úpravy polovodičového čipu pro připájení nebo přivaření k skeletu vývodů podle přihlášky, který spočívá v tom, že mateční kovové tě6 3 lísko (Prekursor) s objemem nepřesahujícím lO^unr a výhodou ze zlata nebo jeho slitin je prostřednictvím nástroje svařovacího-tvarovacího termokompreeně nebo ultrazvukově zformováno do tvaru kontaktovaeí plošky a přivařeno k expandovanému vývodu čipu. .These drawbacks are overcome by the invention for a method of modifying a semiconductor chip for soldering or welding to the lead skeleton of the present invention, wherein the parent metal body (Precursor) with a volume not exceeding 10 µm and preferably gold or its alloys is by means of a welding tool. -shaped thermo-composite or ultrasonic formed into a contact pad shape and welded to the expanded chip terminal. .
S výhodou může být matečním kovovým tělískem kulička vytvářené tavením drátu nebo plochý váleček nebo hranol.Preferably, the parent metal body may be a ball formed by melting the wire or a flat roller or prism.
Výhodou způsobu úpravy povrchu polovodičové součástky, která je předmětem vynálezu je odstranění omezujících požadavků na rentabilnost, nebol povrchovou úpravu tímto způsobem lze provádět bez jakékoliv technologické úpravy (čiětění, napařování, litografie, leptání, elektrolytické vylučování) na libovolné polovodičové součástce a navíc jen na těch součástkách, které vyhověly kontrole statických parametrů.The advantage of the surface treatment method of the semiconductor device object of the invention is the elimination of limiting requirements on profitability, since the surface treatment in this way can be carried out without any technological treatment (cleaning, steaming, lithography, etching, electrolytic deposition) on any semiconductor device. components that passed the static parameters check.
Způsob úpravy polovodičového čipu pro připájení nebo přivaření k skeletu vývodů podleMethod for modifying a semiconductor chip for soldering or welding to a terminal shell according to
3 vynálezu spočívá v tom, že mateční kovové tělísko (Prekursor) s objemem nepřesahujícím lO^unr s výhodou ze zlata nebo jeho slitin je prostřednictvím nástroje svařovacího-tvarovacího termokompresně nebo ultrazvukově zformováno do tvaru kontaktovaeí plošky a přivařeno k expandovanému vývodu čipu.3 of the invention is characterized in that the precursor metal with a volume not exceeding 10 µm, preferably of gold or its alloys, is formed into a contact pad shape by means of a thermoforming or ultrasonic welding tool and welded to the expanded chip terminal.
S výhodou je matečním kovovým,tělískem kulička vytvářená tavením drátu, kterou lze od něj oddělit mechanickým sestřižením nebo ultrazvukově. Uateční kovové tělísko může též tvořit plochý válceček nebo hranol.Preferably, the parent metal body is a ball formed by melting the wire, which can be separated therefrom by mechanical shearing or ultrasonically. The spun metal body can also be a flat roller or a prism.
Požadované kontaktní plošky se připojí působením bu3 ultrazvukové e/iergie nebo energie tepelné, které zvýěí plasticitu spojovaných ploch natolik, že dojde ke spojení mezi spodní podstavou kontaktní plošky a metalizací polovodičového čipu. Jak energie dodávaná do sváru, tak i přítlak vytVářecího nástroje musí být voleny tak, aby vytvořený spoj byl pevný, nesmí však dojít k porušení metallzace nebo křemíku čipu.The desired contact pads are attached by applying either ultrasonic energy or thermal energy, which increases the plasticity of the mating surfaces to such an extent that the connection between the lower pad of the contact pad and the metallization of the semiconductor chip occurs. Both the power supplied to the weld and the pressing tool of the die must be chosen so that the formed joint is firm, but there must be no breakage of the metallization or the silicon of the chip.
Příklady provedení: · ,Examples: ·,
Příklad 1/ Tak na hliníkovou metalizaci polovodičového čipu UH 7440 (Tesla Rožnov) v místech expandovaných vývodů byly termokompreeně přivařeny (nástrojem ohřátým na 400 °C s přítlačnou silou 150 p) za svoji podstavu zlaté kontaktovaeí plošky o tvaru válce a průměrem QO^um a výškou 20/unr.Example 1 / Thus, for aluminum metallization of the UH 7440 semiconductor chip (Tesla Roznov) at the points of expanded outlets, they were welded by thermo-composite (tool heated to 400 ° C with a thrust force of 150 µs) under its base. height 20 / unr.
Přiklad 2/ Ultrazvukem přivařeny (kdy nástrojem byla do místa sváru přenášena energieExample 2 / Ultrasonic welding (when the tool was transferred to the weld site with energy
Wattů při přítlaku 150 p).Watts at a thrust of 150 p).
213 618213 618
Příklad 3/ Takto upravené čipy byly v dalším stupni přivařeny přes kontaktovací plošky vytvořené způsobem podle vynálezu do skeletu měděných pocínovaných vývodů nesených na plastovém· filmu hromadně nástrojem ohřátým na 500 °C při přítlaku 1 kp.EXAMPLE 3 The chips thus treated were welded to a skeleton of copper tinned leads carried on a plastic film in bulk with a tool heated to 500 [deg.] C. at a pressure of 1 kp.
• Způsob úpravy povrchu čipu podle vynálezu lze použít jako část technologie automatické montáže čipů jak do hybridních integrovaných obvodů, tak i jednostlivých součástek do pouzder.The chip surface treatment method of the invention can be used as part of the automatic chip assembly technology of both hybrid integrated circuits and single components in housings.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS732377A CS213616B1 (en) | 1977-11-08 | 1977-11-08 | Method of treatment of semiconductor pin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS732377A CS213616B1 (en) | 1977-11-08 | 1977-11-08 | Method of treatment of semiconductor pin |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS213616B1 true CS213616B1 (en) | 1982-04-09 |
Family
ID=5422158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS732377A CS213616B1 (en) | 1977-11-08 | 1977-11-08 | Method of treatment of semiconductor pin |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS213616B1 (en) |
-
1977
- 1977-11-08 CS CS732377A patent/CS213616B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642135B2 (en) | Thermal mechanical flip chip die bonding | |
| TW546693B (en) | Hollow solder structure having improved reliability and method of manufacturing the same | |
| TWI248842B (en) | Semiconductor device and semiconductor module | |
| DE102009000587B4 (en) | A method of manufacturing a module having a sintered connection between a semiconductor chip and a copper surface | |
| US5763296A (en) | Method for fabricating an electronic device structure with studs locating lead frame on backing plate | |
| JP3474212B2 (en) | Microelectronic bond forming method and assembly | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| WO2007052199A1 (en) | Methods of packaging a semiconductor die and package formed by the methods | |
| JPS5331968A (en) | Circuit package and method of manufacture thereof | |
| US20170033024A1 (en) | Method For Mounting An Electrical Component In Which A Hood Is Used, And A Hood That Is Suitable For Use In This Method | |
| KR880008437A (en) | Semiconductor device, manufacturing method thereof and wire bonding apparatus used therein | |
| EP0535433A2 (en) | Ultrasonic bonding process beyond 125 kHz | |
| NL157750B (en) | METHOD OF CONNECTING ON A FIRST MAIN SURFACE, OF A PLATE CONTAINING AT LEAST ONE CHAIN ELEMENT, LOCATED THICK GUIDES, PROJECTING OUTSIDE THE PLATE WITH A CARRIER BODY. | |
| CS213616B1 (en) | Method of treatment of semiconductor pin | |
| JPH02186645A (en) | Vacuum type die mounting method for integrated circuit | |
| US6333207B1 (en) | Peelable lead structure and method of manufacture | |
| US4659006A (en) | Method of bonding a die to a substrate | |
| Han et al. | Influence of ultrasounds on interfacial microstructures of Cu-Sn solder joints | |
| Speerschneider et al. | Solder Bump Reflow Tape Automated Bonding.(Retroactive Coverage) | |
| TWI232569B (en) | Metal bonding method for semiconductor circuit components employing prescribed feeds of metal balls | |
| Chu et al. | A maskless flip-chip solder bumping technique | |
| JPH0158866B2 (en) | ||
| JP2001508601A (en) | Doping method of metal connection wire | |
| JPH0565052B2 (en) | ||
| JPS63185035A (en) | Semiconductor device |