CS210900B1 - Impulsní zádrž - Google Patents
Impulsní zádrž Download PDFInfo
- Publication number
- CS210900B1 CS210900B1 CS771779A CS771779A CS210900B1 CS 210900 B1 CS210900 B1 CS 210900B1 CS 771779 A CS771779 A CS 771779A CS 771779 A CS771779 A CS 771779A CS 210900 B1 CS210900 B1 CS 210900B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- pulse
- monostable circuit
- flop
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
Vynález se týká impulsní zádrže, která umožňuje odfiltrovat rušivé sledy impulsů v číslicových zařízeních.
V číslicových zařízeních je často zapotřebí pro zaručení správná funkce odfiltrovat rušivé sledy impulsů, které vznikají buS spínáním kontaktů nebo při tvarování pomalu se měnících signálů, vlivem elektrického rušení či při spínání napájecích zdrojů. Přitom bývá dále požadováno definované zpožděni vlastního aktivního signálu, který je přitom považován za platný jen tehdy, když přesáhne danou dobu trvání. Současně bývá potřebná okamžitá odezzva na ukončení aktivního signálu. Tyto požadavky bývají řešeny poměrně složitými filtračními obvody, využívajícími integrační RC články s navazujícími následnými tvarovacími a monostabilními obvody, doplněnými příslušnou logickou sítí. Takto řešené zapojení vychází značně složité, s velkým množstvím diskrétních součástí, přičemž jejich hodnoty musí být případ od případu přizpůsobeny konkrétní aplikaci. Velká složitost zapojeni pak přináší zhoršení spolehlivosti zapojení.
Uvedené nevýhody odstraňuje impulsní zádrž podle vynálezu, vyznačená tím, že její vstup je spojen jednak se vstupem monostabilního obvodu s možností znovuspuštění, jednak se vstupem a nulovacím vstupem klopného obvodu typu D, přičemž inverzní výstup monostabilního obvodu je spojen s hodinovým vstupem klopného obvodu typu D.
Výhodou impulsní zádrže podle vynálezu je jednoduchost a spolehlivost funkce. Vstupní impulsy kratší než doba kyvu monostabilního obvodu jsou zoela odfiltrovány, i když jsou přiváděny v jakékoliv náhodné posloupnosti. Obvod lze sestavit ze standardních integrovaných obvodů, z diskrétních součástí jsou nutné pouze prvky pro nastavení doby kyvu monostabilního obvodu.
Zapojení impulsní zádrže, funkční časový diagram a příklad použití jsou uvedeny na těchto obrázcích:
- obr. 1 - Zapojení impulsní zádrže
- obr. 2 - Funkční časový diagram
- obr. 3 - Příklad použití
Vstupní signál je přiváděn přes vstup 4 jednak na spouětěcí vstup A monostabilního obvodu 4, jednak na vstup D a na nulovací vstup R klopného obvodu 2 typu D. Použitý monostabllní obvod musí mít možnost opakovaného spouětění během doby kyvu. Inverzní výstup V monostabilního obvodu 4 je připojen na hodinový vstup H klopného obvodu 2 typu D. Výstup 0 je tvořen výstupem £ klopného obvodu 2.
Funkce popsaného zapojení je znázorněna časovým diagramem na obr. 2 a je následovně:
Je-li na vstup 4 přiveden signál s nízkou úrovní, pak monostabilní obvod 4 je v klidovém stavu a na jeho inverzním výstupu V je vysoká úroveň. Klopný obvod 2 typu D je pomoci nulovacího vstupu R nulován a na výstupu £ je proto nízká úroveň. Nástupná hrana signálu na vstupu I spouští monostabilní obvod 4 0 jeho inverzní výstup 7 přechází na nízkou úroveň po dobu kyvu t monostabilního obvodu 4·
Při příchodu více impulsů na vstup J v době kyvu t monostabilního obvodu 4 je tento opakovaně spouštěn a do klidového stavu přechází až po uplynutí doby t od poslední nástupné hrany signálu na vstupu I. Ukončením kyvu monostabilního obvodu 4 přechází vstup H klopného obvodu 2 z nízké na vysokou úroveň a pokud mé v témže okamžiku vstupní signál na vstupu i vysokou úroveň, překlopí se klopný obvod 2. Na jeho výstupu £ a tím i na výstupu O se objeví vysoká úroveň.
Ve stavu vysoké úrovně setrvá výstup 0 až do okamžiku příchodu nízké úrovně na vstup i, kterou je klopný obvod 2 nulován. Výstupní úroveň je tedy nízká, pokud na vstup I není přiveden signál s dobou trvání vysoké úrovně větěí, než je doba kyVu t monostabilního obvodu 4· Na výstup 0 se přenáší pouze impulsy s dobou trvání delší, než je doba kyvu t monostabilního obvodu 4i přičemž jejich nástupná hrana je zpožděna o dobu kyvu tz·
Příklad použití impulsní zádrže při ošetření zakmitávání kontaktů je uveden na obr. 3.
Kontakt Kl je jedním pólem uzemněn, zatímco druhý pól kontaktu K1 je jednak spojen přes odpor R1 s kladným pólem napájecího zdroje +UB. jednak se vstupem invertoru 4· Výstup invertoru 4 je spojen se vstupem I impulsní zádrže 4· Výstup O je propojen s číslicovým zařízením Z.
Při spojování kontaktu Kl vznikají zákmity, které se na výstupu invertoru 4 projeví vznikem náhodné posloupnosti impulsů. Tyto impulsy jsou impulsní zádrží 4 odfiltrovány a výstup 0 změní svůj stav na vysokou úroveň teprve po bezpečném ustálení kontaktu Kl. se zpožděním daným dobou kyvu tz monostabilního obvodu 4 v impulsní zádrži 4· rozpojení kontaktu Kl se výstup 0 vrátí do klidového stavu při prvním odtržení kontaktu Kl. Výše popsanou funkcí je tak umožněn spolehlivý přenos stavu kontaktu Kl do číslicového zařízení Z.
Claims (1)
- PŘEDMĚT VYNÁLEZUImpulsní zádrž, vyznačená tím, že její vstup (I) je spojen jednak se vstupem (A) monostabilního obvodu (1) jednak se vstupem (D) a nulovacím vstupem (R) klopného obvodu (2) typu D, přičemž inverzní výstup (V) monostabilního obvodu (1) je spojen s hodinovým vstupem (H) klopného obvodu (2) typu D,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS771779A CS210900B1 (cs) | 1979-11-12 | 1979-11-12 | Impulsní zádrž |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS771779A CS210900B1 (cs) | 1979-11-12 | 1979-11-12 | Impulsní zádrž |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS210900B1 true CS210900B1 (cs) | 1982-01-29 |
Family
ID=5426780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS771779A CS210900B1 (cs) | 1979-11-12 | 1979-11-12 | Impulsní zádrž |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS210900B1 (cs) |
-
1979
- 1979-11-12 CS CS771779A patent/CS210900B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3790821A (en) | Circuit for suppression of spurious pulses resulting from relay operation | |
| EP0808021B1 (en) | Clock generator having three periods, selectable using a binary synchronization signal | |
| US3668423A (en) | Logic circuit delay system comprising monostable means for providing different time delays for positive and negative transitions | |
| US4086440A (en) | Telephone set with loop current interruption timing control | |
| US3504200A (en) | Synchronizing circuit | |
| CS210900B1 (cs) | Impulsní zádrž | |
| US3794775A (en) | Digital impulse corrector for telecommunication circuitry | |
| US3836859A (en) | Control circuit for preventing the response of a programmed controller to simultaneously generated control signals | |
| US3846687A (en) | Digital power control circuit for an electric wrist watch | |
| RU1276222C (ru) | Триггерное устройство (его варианты) | |
| EP0373703A3 (en) | Pulse generator circuit arrangement | |
| US3278759A (en) | Pulse signal detector employing a controlled discharging timing circuit to produce an output pulse after a predetermined number of input pulses | |
| US3573594A (en) | Single pulse generating circuit | |
| US4303838A (en) | Master-slave flip-flop circuits | |
| SU1205274A1 (ru) | Формирователь одиночных импульсов | |
| SU706928A1 (ru) | Устройство подавлени дребезга | |
| SU1394420A1 (ru) | Устройство дл взаимной блокировки и защиты от дребезга контактов | |
| SU758073A1 (ru) | УСТРОЙСТВО для МЕХАНИЗМАМИ ПРОГРАММНОГО УПРАВЛЕНИЯ С САМОУДЕРЖАНИЕМ 1 | |
| SU1192127A1 (ru) | Устройство для защиты от дребезга контактов | |
| SU1679485A2 (ru) | Устройство дл выделени и вычитани первого импульса из последовательности импульсов | |
| SU1499454A1 (ru) | Устройство дл защиты от дребезга контактов | |
| SU1499453A1 (ru) | Устройство дл защиты от дребезга контактов | |
| US3604955A (en) | Step input responsive output pulse generation circuit | |
| KR920004509Y1 (ko) | 스위칭소자를 이용한 리세트회로 | |
| JPH01129609A (ja) | スイッチ入力回路 |