CS210900B1

CS210900B1 - Pulse supression filter

Info

Publication number: CS210900B1
Application number: CS771779A
Authority: CS
Inventors: Jiri Stefl
Original assignee: Jiri Stefl
Priority date: 1979-11-12
Filing date: 1979-11-12
Publication date: 1982-01-29

Description

Vynález se týká impulsní zádrže, která umožňuje odfiltrovat rušivé sledy impulsů v číslicových zařízeních.BACKGROUND OF THE INVENTION The present invention relates to a pulse restraint which makes it possible to filter out disturbing pulse sequences in digital devices.

V číslicových zařízeních je často zapotřebí pro zaručení správná funkce odfiltrovat rušivé sledy impulsů, které vznikají buS spínáním kontaktů nebo při tvarování pomalu se měnících signálů, vlivem elektrického rušení či při spínání napájecích zdrojů. Přitom bývá dále požadováno definované zpožděni vlastního aktivního signálu, který je přitom považován za platný jen tehdy, když přesáhne danou dobu trvání. Současně bývá potřebná okamžitá odezzva na ukončení aktivního signálu. Tyto požadavky bývají řešeny poměrně složitými filtračními obvody, využívajícími integrační RC články s navazujícími následnými tvarovacími a monostabilními obvody, doplněnými příslušnou logickou sítí. Takto řešené zapojení vychází značně složité, s velkým množstvím diskrétních součástí, přičemž jejich hodnoty musí být případ od případu přizpůsobeny konkrétní aplikaci. Velká složitost zapojeni pak přináší zhoršení spolehlivosti zapojení.In digital devices, it is often necessary to filter out disturbing pulse sequences that are generated either by switching contacts or by shaping slowly changing signals, by electrical interference, or when switching power supplies to ensure proper operation. Furthermore, a defined delay of the actual active signal is required, which is considered valid only if it exceeds a given duration. At the same time, an immediate response to an active signal termination is required. These requirements are solved by relatively complicated filter circuits using RC integrating cells with subsequent sequential shaping and monostable circuits supplemented by the appropriate logic network. Such a circuit design is very complex, with a large number of discrete components, and their values must be adapted to the application on a case-by-case basis. The great complexity of the wiring then deteriorates the wiring reliability.

Uvedené nevýhody odstraňuje impulsní zádrž podle vynálezu, vyznačená tím, že její vstup je spojen jednak se vstupem monostabilního obvodu s možností znovuspuštění, jednak se vstupem a nulovacím vstupem klopného obvodu typu D, přičemž inverzní výstup monostabilního obvodu je spojen s hodinovým vstupem klopného obvodu typu D.The drawback of the invention is characterized by the fact that its input is connected both to the input of the monostable circuit with the possibility of restarting and to the input and the reset input of the D-type flip-flop, the inverse output of the monostable circuit being connected to the clock input .

Výhodou impulsní zádrže podle vynálezu je jednoduchost a spolehlivost funkce. Vstupní impulsy kratší než doba kyvu monostabilního obvodu jsou zoela odfiltrovány, i když jsou přiváděny v jakékoliv náhodné posloupnosti. Obvod lze sestavit ze standardních integrovaných obvodů, z diskrétních součástí jsou nutné pouze prvky pro nastavení doby kyvu monostabilního obvodu.The advantage of the pulse trap according to the invention is its simplicity and reliability of function. Input pulses shorter than the oscillation time of the monostable circuit are filtered out, even if they are applied in any random sequence. The circuit can be assembled from standard integrated circuits, discrete components only require elements to adjust the swivel time of the monostable circuit.

Zapojení impulsní zádrže, funkční časový diagram a příklad použití jsou uvedeny na těchto obrázcích:Pulse arrest circuit, functional timing diagram, and application example are shown in the following figures:

- obr. 1 - Zapojení impulsní zádrže- fig. 1 - Connection of impulse detent

- obr. 2 - Funkční časový diagram- Fig. 2 - Functional time diagram

- obr. 3 - Příklad použití- Fig. 3 - Application example

Vstupní signál je přiváděn přes vstup 4 jednak na spouětěcí vstup A monostabilního obvodu 4, jednak na vstup D a na nulovací vstup R klopného obvodu 2 typu D. Použitý monostabllní obvod musí mít možnost opakovaného spouětění během doby kyvu. Inverzní výstup V monostabilního obvodu 4 je připojen na hodinový vstup H klopného obvodu 2 typu D. Výstup 0 je tvořen výstupem £ klopného obvodu 2.The input signal is applied via input 4 to both the trigger input A of the monostable circuit 4 and to the input D and the reset input R of the D-type flip-flop 2. The monostable circuit used must be capable of repeated triggering during the swiveling time. The inverse output V of the monostable circuit 4 is connected to the clock input H of the D-type flip-flop 2. The output 0 is formed by the output 6 of the flip-flop 2.

Funkce popsaného zapojení je znázorněna časovým diagramem na obr. 2 a je následovně:The function of the circuit described is illustrated by the timing diagram in Fig. 2 and is as follows:

Je-li na vstup 4 přiveden signál s nízkou úrovní, pak monostabilní obvod 4 je ^v klidovém stavu a na jeho inverzním výstupu V je vysoká úroveň. Klopný obvod 2 typu D je pomoci nulovacího vstupu R nulován a na výstupu £ je proto nízká úroveň. Nástupná hrana signálu na vstupu I spouští monostabilní obvod 4 ⁰ jeho inverzní výstup 7 přechází na nízkou úroveň po dobu kyvu t monostabilního obvodu 4·If a low level signal is applied to the input 4, then the monostable circuit 4 is ^{in a} quiescent state and its inverse output V is high. The D-type flip-flop 2 is reset by means of the reset input R, and therefore the output level 6 is low. The leading edge of the signal at input I triggers the monostable circuit 4 ⁰ its inverse output 7 goes low for the duration of the oscillation t of the monostable circuit 4 ·

Při příchodu více impulsů na vstup J v době kyvu t monostabilního obvodu 4 je tento opakovaně spouštěn a do klidového stavu přechází až po uplynutí doby t od poslední nástupné hrany signálu na vstupu I. Ukončením kyvu monostabilního obvodu 4 přechází vstup H klopného obvodu 2 z nízké na vysokou úroveň a pokud mé v témže okamžiku vstupní signál na vstupu i vysokou úroveň, překlopí se klopný obvod 2. Na jeho výstupu £ a tím i na výstupu O se objeví vysoká úroveň.When multiple pulses arrive at input J at the time of swinging t of the monostable circuit 4, it is repeatedly triggered and goes into a quiescent state only after elapsing time t from the last rising edge of the signal at input I. the flip-flop 2 is turned over at its output a and hence at the output O.

Ve stavu vysoké úrovně setrvá výstup 0 až do okamžiku příchodu nízké úrovně na vstup i, kterou je klopný obvod 2 nulován. Výstupní úroveň je tedy nízká, pokud na vstup I není přiveden signál s dobou trvání vysoké úrovně větěí, než je doba kyVu t monostabilního obvodu 4· Na výstup 0 se přenáší pouze impulsy s dobou trvání delší, než je doba kyvu t monostabilního obvodu 4i přičemž jejich nástupná hrana je zpožděna o dobu kyvu t_z·In the high state, the output 0 remains until the low level arrives at the input i, by which the flip-flop 2 is reset. Thus, the output level is low if the signal I is not supplied with a signal with a duration of high level greater than the kyVu t time of the monostable circuit 4. their leading edge is delayed by the swing time t _z ·

Příklad použití impulsní zádrže při ošetření zakmitávání kontaktů je uveden na obr. 3.An example of the use of a pulse trap in the treatment of contact oscillation is shown in Figure 3.

Kontakt Kl je jedním pólem uzemněn, zatímco druhý pól kontaktu K1 je jednak spojen přes odpor R1 s kladným pólem napájecího zdroje +UB. jednak se vstupem invertoru 4· Výstup invertoru 4 je spojen se vstupem I impulsní zádrže 4· Výstup O je propojen s číslicovým zařízením Z.The contact K1 is grounded with one pole, while the other pole of the contact K1 is connected via a resistor R1 to the positive pole of the power supply + UB. first, the input of the inverter 4 · the output of the inverter 4 is connected to the input I of the impulse trap 4 · the output O is connected to the digital device Z.

Při spojování kontaktu Kl vznikají zákmity, které se na výstupu invertoru 4 projeví vznikem náhodné posloupnosti impulsů. Tyto impulsy jsou impulsní zádrží 4 odfiltrovány a výstup 0 změní svůj stav na vysokou úroveň teprve po bezpečném ustálení kontaktu Kl. se zpožděním daným dobou kyvu t_z monostabilního obvodu 4 v impulsní zádrži 4· rozpojení kontaktu Kl se výstup 0 vrátí do klidového stavu při prvním odtržení kontaktu Kl. Výše popsanou funkcí je tak umožněn spolehlivý přenos stavu kontaktu Kl do číslicového zařízení Z.When the contact K1 is connected, the oscillations occur, which occur at the output of the inverter 4 resulting in a random pulse train. These pulses are filtered out by the impulse restraint 4 and the output 0 changes to its high state only after a safe stabilization of the contact K1. with a delay given by the swiveling time t _{from the} monostable circuit 4 in the impulse restraint 4 · the opening of the contact K1 returns output 0 to the idle state when the contact K1 is first disconnected. The function described above enables reliable transfer of the contact state K1 to the digital device Z.

Claims

SUBJECT OF THE INVENTION

Impulse latch, characterized in that its input (I) is connected to both the input (A) of the monostable circuit (1) and the input (D) and the reset input (R) of the D-type flip-flop (2), the inverse output (V) ) the monostable circuit (1) is connected to the clock input (H) of the D-type flip-flop (2),