CS210327B1 - Jednotka víceúčelových bistabilních paměťových klopných obvodů - Google Patents

Description

Vynález se týká jednotky víceúčelových bistabilních pamětových klopných obvodů, určené zejména pro sestavování logických systémů, např. v různých automatizačních zařízeních na válcovacích tratích a linkách pro další zpracování válcovaného materiálu apod.

Až dosud se pamětové obvody řeší sestavováním a propojováním diskrétních součástí logických členů nebo relé. Např. zapojením dvou logických součtových nebo součinových členů tak, že výstup jednoho logického členu je zapojen na vstup druhého logického členu, jehož výstup tvoří zpětnou vazbu na vstup prvního logického členu. Další vstupy logických členů pak slouží k ovládání pamětí. V případě reléového pamétového obvodu je cívka relé ovládána jedním spínacím kontaktem a k cívce relé je paralelně připojen druhý rozpínací kontakt, který má v sérii zapojen spínací kontakt cívky relé.

Nevýhodou dosud používaných pamětových obvodů je to, že paměti jsou sestavovány vnějším propojováním diskrétních součástek logických členů nebo relé jednoúčelově podle požadovaného použití, takže funkce zapojeného obvodu je neměnná. Další nevýhodou je to, že jednotka sestavená z diskrétních součástí, zapojených jako pamět pro jednu funkcí, zabírá v logickém systému stejného konstrukčního provedení značný modulový objem. Projekční zpracování logických systémů a jejich detailní překreslování při použití jednoúčelových pantátových obvodů je pak značně zdlouhavé.

Uvedené nevýhody odstraňuje jednotka víceúčelových bistabilních klopných obvodů podle vynálezu, která sestává ze dvou vstupních invertoru, dvou součinových bloků, součinového hradla, dvou výstupních invertoru, čtyř vstupních a tří výstupních svorek podle vynálezu, jejíž podstatou je, že první vstupní řídicí svorka je spojena se záznamovým vstupem prvního invertoru, jehož výstup je paralelně připojen na záznamový vstup součinového hradla a na záznamový vstup prvního součinového bloku. Výstup prvního součinového bloku je zapojen na první výstupní pamětovou svorku, na zpětnovazební vstup druhého součinového bloku a na pamětový vstup součinového hradla, jehož výstup je přes první výstupní invertor připojen na třetí výstupní pamětovou svorku.

Se vstupní nastavovací svorkou je pak spojen nastavovací vstup prvního součinového bloku, jehož zpětnovazební vstup je paralelně zapojen na výstup druhého součinového bloku a na pamětový vstup druhého výstupního invertoru, jehož výstup je spojen s druhou výstupní pamětovou svorkou. Druhá vstupní řídicí svorka je připojena na mazací vstup druhého vstupního invertoru, jehož výstup je zapojen na mazací vstup součinového hradla a na mazací vstup druhého součinového bloku, jehož nulovací vstup je spojen se vstupní nulovací svorkou.

Jednotka víceúčelových bistabilních pamětových klopných obvodů podle vynálezu je příkladně schematicky znázorněná blokovým schématem na připojeném výkresu.

Jak patrno z blokového schématu sestává jednotka podle vynálezu z prvního a druhého vstupního invertoru 1, 2 a prvního a druhého výstupního invertoru J, 4, tvořených logickými členy NAND prvního integrovaného obvodu, prvního a druhého součinového bloku 2t Á zpětnovazebním pamětovém zapojení, realizovaných rovněž integrovaným obvodem a součinového hradla 2 typu NAND. Dále jednotka sestává z první a druhé vstupní řídicí svorky A, B, vstupní nastavovací svorky C, vstupní nulovací svorky D a první, druhé a třetí výstupní pamětové svorky X, Y, Z, sloužících k jejímu připojení do logického automatizačního systému.

Jednotka podle vynálezu je pak zapojena tak, že první vstupní, řídicí svorka A je spojena se záznamovým vstupem a prvního invertoru 1, jehož výstup je paralelně připojen na záznamový vstup f součinového hradla 1 a na záznamový vstup e prvního součinového bloku 2, jehož výstup je zapojen jednak na první výstupní pamětovou svorku X, jednak na zpětnovazební vstup h druhého součinového bloku 6 a jednak na pamětový vstup g součinového hradla 2· Výstup součinového hradla 2 3^e spojen s kombinačním vstupem m prvního výstupního invertoru 2, jehož výstup je připojen na třetí výstupní pamětovou svorku Z.

Se vstupní nastavovací svorkou C je spojen nastavovací vstup c prvního součinového bloku 2i jehož zpětnovazební vstup k je paralelně zapojen na výstup druhého součinového bloku 6 a na pamětový vstup 1 druhého výstupního invertoru A, jehož výstup je spojen s druhou výstupní pamětovou svorkou Y. Druhá vstupní řídicí svorka B je připojena na mazací vstup b druhého vstupního invertoru 2, jehož výstup je zapojen jednak na mazací vstup i. součinového hradla 2 a jednak na mazací vstup j druhého součinového bloku o, jehož nulovací vstup d je spojen se vstupní nulovací svorkou D.

Pro vysvětlení funkce a použití jednotky podle vynálezu v logickém automatizačním systému je vhodné použít logických vztahů Booleovy algebry a tabulek stavů. Na první a druhou vstupní řídicí svorku A, B, vstupní nastavovací svorku C a vstupní nulovací svorku D jednotky jsou přivedeny vstupní proměnné A, B, C, D, na první výstupní pamětovou svorku X je vyvedena výstupní a vnitřní proměnná X a na druhou a třetí výstupní, pamětovou svorku X,

Z jsou vyvedeny výstupní proměnné Y, Z.

Dále jsou uvedeny závislosti mezi vstupními proměnnými A, B, C, D, vnitřní proměnnou X a výstupní proměnnými X, Y, Z v Booleově algebře, kde v souladu s technickou praxí znak v vyjadřuje logický součet, znak <£ vyjadřuje logický součin a znak - vyjadřuje negaci proměnné. Všechny dále uváděné vztahy jsou vyjádřeny v minimalizovaném tvaru, takže lze uvést

X = A v ív.BíDÍX X = BÍB^a(AvČvY) Z = A < B ⁴ X (1) (2) (3

Tabulka stavů je pak následující:

A	B	C	D	X	Y	Z
L	L	L	L	H	L	H
L	L	L	H	H	H	H
L	L	H	L	L	L	L
L	L	H	H	M	M	X
L	H	L	L	H	L	L
L	H	L	H	H	L	L
L	H	H	L	L	L	L
L	H	H	H	L	L	L
H	L	L	L	H	L	L
H	L	L	H	H	H	L
H	L	H	L	H	L	L
H	L	H	H	H	H	L
ti	ii	L	L	H	L	L
H	H	L	H	H	L	L
H	H	H	L	H	L	Ij
H	H	II	H	H	L	L

V záhlaví tabulky (I) jsou uvedeny vstupní proměnné A, B, C, D, vnitřní proměnná X a výstupní proměnné X, Y, Z. Všem kombinacím vstupním proměnných A, B, C, D odpovídají uve děné stavy výstupních proměnných X, Y, Z, event.. vnitřní proměnné X. Označení L pak odpovídá úroveň logické O, označení H úroveň logické ”1”. Označení M vyjadřuje původní stav, který závisí na předchozí informaci, tj. pamětový stav. Z uvedeného je patrno,jaké pamětové funkce je možno jednotkou podle vynálezu obecně realizovat. Jako příklad praktického využití jednotky podle vynálezu jsou dále uvedeny čtyři typické varianty, které je možno dále rozšiřovat.

První varianta použití jednotky podle vynálezu je parnět typu K-S s převažujícím zázna mem nad mazáním, ovládaná signály v pozitivní logice, např. elektronický ekvivalent obvodu samodržného relé, apod. Pro tuto variantu je nutno připojit nepoužitou vstupní nastavovací svorku C a vstupní nulovací svorku D na úroveň C = H, D = H, čemuž odpovídá vyjádření v Booleově algebře.

X = A v B & X

Tabulka stavů této pamětové funkce je pak následující:

A B	X
L	L	M
L	H	L
H	L	H
H	H	H

Pro nulování uvedené paměti se připojí jednotlivé vstupy takto:

první vstupní řídicí svorka A = L, druhá vstupní řídicí svorka B - L, vstupní nastavovací svorka C = II, výstupní nulovací svorka D = L, pak na první výstupní pamětové svorce X je L, tzn., že nulování se provádí přivedením signálu L na vstupní nulovací. svorku D. Pro nastavení uvedené paměti se připojí jednotlivé vstupy takto: první vstupní řídicí svorka A = L, druhá vstupní řídicí svorka B = L, vstupní nastavovací svorka C = L, vstupní nulovací svorka D = H, pak na první výstupní pamětové svorce X je H, tzn., že se nastavení provádí přivedením signálu L na vstupní nastavovací svorku C.

Druhá varianta použití jednotky podle vynálezu je pamět typu R-S s převažujícím mazáním nad záznamem, ovládaná signály v pozitivní logice, např. ekvivalent pamětového obvodu se Sieny NOR, apod. Pro tuto variantu je nutno připojit nepoužitou vstupní nastavovací svorku C a vstupní nulovací svorku D na úroveň C = D, D = H, čemuž odpovídá vyjádření v Booleově algebře.

X - B & (A v Y) (5)

Tabulka stavů této pamětové funkce je pak následující:

A	B '	Y
L	L	M
L	H	L
H	L	H
H	H	L

Pro nulování a nastavení uvedené paměti se připojí první vstupní řídicí svorka A, druhá vstupní řídicí svorka B, vstupní nastavovací svorka C, vstupní nulovací svorka D stejným způsobem jako u první varianty použiti jednotky podle vynálezu.

Třetí varianta použití jednotky podle vynálezu je kombinačně sekvenční obvod, který reaguje na zánik záznamového signálu, ovládaný signály v pozitivní logice, napr. obvod, který reaguje na odclonění čidla polohy dopravovaným materiálem, apod. Pro tuto variantu je nutno připojit nepoužitou vstupní nastavovací svorku C a vstupní nulovací svorku D na úroveň C = H, D = H, čemuž odpovídá vyjádření v Booleově algebře.

Z = A <£ Β & X (6)

X = Á v B 4 x (7) kde X je vnitřní proměnná a Z je výstupní proměnná.

Tabulka stavů této pamětové funkce je pak následující:

A	B	Z	X
L	L	X	M
L	H	L	L
H	L	L	H
H	H	L	H

Pro nulování a nastavení uvedené paměti se připojí·první vstupní řídicí svorka A,druhá řídicí svorka B, vstupní nastavovací svorka C a výstupní nulovací svorka D stejným způsobem jako u první varianty použití jednotky podle vynálezu.

2,0327

Čtvrtá varianta použití jednotky podle vynálezu je pamět typu R-S s převažujícím zánikem záznamu nad mazáním, ovládaná signály v negativní logice, např. obvod pro ovládání, integrovaných obvodů mechanickým spínačem, apod. Pro tuto variantu je nutno připojit nepoužitou první vstupní řídicí svorku A a druhou vstupní řídicí svorku B na úroveň A = B,

B = L, čemuž odpovídá vyjádření v Booleově algebře

X = Č v D <8 X (8)

Tabulka stavů této paměťové funkce je pak následující:

c	D	X
L	L	H
L	H	H
H	L	L
H	H	M

Pro nulování uvedené paměti se připojí jednotlivé vstupy takto: první vstupní řídící svorka A = L, druhá vstupní řídicí svorka B = H, vstupní nastavovací svorka C = H a vstupní nulovací svorka D = H,pak na první výstupní paměťové svorce X je L, tzn., že se nulování provádí přivedením signálu H na druhou vstupní řídicí svorku B. Pro nastavení uvedené paměti se připojí jednotlivé vstupy takto: první vstupní řídicí svorka A = H, druhá vstupní řídicí svorka B = L, vstupní nastavovací svorka C = M a vstupní nulovací svorka D = H, pak na první výstupní paměťové svorce X je H, tzn., že se nastavení provádí přivedením signálu H na první vstupní řídicí svorku A.

Další možnosti použití jednotky podle vynálezu se nabízí při invertovaných vstupních signálech, kdy např. u druhé varianty je možno invertované vstupní signály přivést na vstupní nastavovací svorku C a na vstupní nulovací svorku D místo na první vstupní řídicí svorku A a druhou řídící svorku B. Je možno též využít vstupní signály, kdy jeden je v pozitivní logice a druhý v negativní a naopak, apod. Jednotku podle vynálezu lze s výhodou použit jako tvarovacího klopného obvodu vnějším spojením první vstupní řídicí svorky A se vstupní nulovací svorkou D, přičemž tvarovaný výstupní signál je na první výstupní paměťové svorce X a nepoužitá první vstupní řídicí svorka B a vstupní nastavovací svorka C jsou připojeny na úrovni B = L, C = H.

Jednotku podle vynálezu lze pak s výhodou použít pro realizaci logických automatizačních systémů, např. u různých typů válcovacích tratí, jako sochorových, vratných, pásových a u linek pro tepelné a další technologické zpracování válcovaného materiálu apod., aniž by se podstata vynálezu měnila.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Jednotka víceúčelových bistabilních paměťových klopných obvodů, sestávající ze dvou vstupních invertorů, dvou součinových bloků, součinového hradla, dvou výstupních invertorů, čtyř vstupních a tří výstupních svorek, vyznačující se tím, že první vstupní řídicí svorka (A) je spojena se záznamovým vstupem (a) prvního vstupního invertoru (1), jehož výstup je paralelně připojen na záznamový vstup (f) součinového hradla (7) a na záznamový vstup (e) prvního součinového bloku (5), jehož výstup je zapojen na první výstupní paměťovou svorku (X), na zpětnovazební vstup (h) druhého součinového bloku (6) a na paměťový vstup (g) součinového hradla (7), jehož výstup je přes první výstupní invertor (3) připojen na třetí výstupní pamětovou svorku (Z), přičemž se vstupní nastavovací svorkou (C) je spojen nasta210327 vovací vstup (c) prvního součinového bloku (5), jehož zp&tnovazební vstup (k) je paralelně připojen na výstup druhého součinového bloku (6) a na zpětnovazební vstup (1) druhého výstupního invertoru (4), jehož výstup je spojen s druhou výstupní pamětovou svorkou (Y), přičemž druhá vstupní řídicí svorka (B) je připojena na mazací vstup (b) druhého vstupního invertoru (2), jehož výstup je zapojen na mazací vstup (i) součinového hradla (7) a na mazací vstup (j) druhého součinového bloku (6), jehož nulovací vstup (d) je spojen se vstupní iwlovací svorkou (>)).