CS209623B1 - Zapojení pro zpracování přerušení - Google Patents

Abstract

Zapojeni řeší nastav itelnost zpoždění mezi náběžnou hranou signálu na lince synchronizačního signálu při přerušení a okamžikem rozeběhnutí časového generátoru v řadiči procesoru, a tím zajištění spolehlivé interpretace instrukce pro různé délky sběrnice . Řešení se dosahuje umístěním zpožďovacího členu s proměnným zpožděním mezi výstup přijímače synchronizačního signálu při přerušení a nastavovací vstup klopného obvodu výstupního synchronizačního signálu, jehož aktivní stav rozbíhá Časový generátor.

Description

Předmětem vynálezu je zapojeni, které řeší rychlostní nezávislost signálů při zpracování nestandardního způsobu přerušení.

U minipočítačů pracujících se společnou asynchronní sběrnicí je proces přerušení řešen tak, že přerušující přídavné zařízení vysílá po datových vodicích sběrnice adresu vektoru přerušení. Z této adresy procesor minipočítače získá informace o novém stavovém slově a o počáteční adrese obslužného programu daného přídavného zařízení. Proces přerušení lze však řešit nestandardním způsobem tak, že přerušující přídavné zařízení vysílá instrukci skok do podprogramu s cílovou adresou vektoru přerušení. Zde vzniká problém správného dekódování instrukčních bitů pro řízení sledu taktů časového generátoru procesoru. V případě dlouhé sběrnice může nastat situace, kdy synchronizační signál při přerušení se šíří vlivem fyzické realizace sběrnice rychleji než některé bity instrukce po datových vodičích. Lze sice definovat maximální délku sběrnice a pro ni nastavit patřičné zpoždění v obvodech procesoru, ale toto řešení přináší omezeni na aplikace, kde sběrnice vyhovuje svojí délkou.

Univerzálnější řešení daného problému poskytuje zapojení podle vynálezu. Spolehlivou interpretaci libovolně zpožděných instrukčních signálů na datové sběrnici vzhledem k synchronizačnímu signálu při přerušení řeší zapojení pro zpracování přerušení podle vynálezu, jehož podstatou je, že výstup přijímače synchronizačního signálu při přerušení je spojen se vstupem zpoždovacího členu, jehož výstup je zapojen na nastavovací vstup klopného obvodu výstupního synchronizačního signálu.

Výhodou tohoto zapojení je snadná nastavitelnost délky zpoždění mezi náběžnou hranou synchronizačního signálu při přerušení a okamžikem rozeběhnutí časového generátoru v řadiči procesoru. Tím se dosáhne použitelnosti i u sběrnice, kde přerušující zařízení jsou vzdálena od procesoru.

Na připojeném výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.

Linka 1 synchronizačního signálu při přerušení je spojena se vstupem 20 přijímače 2 synchronizačního signálu při přerušení, jehož výstup 21 je spojen s prvním vstupem 30 zpoždovacího clenu 3_ a s druhým vstupem 71 generátoru T_ vstupního synchronizačního signálu. Výstup 31 zpoždovacího členu 3_ je spojen s nastavovacím vstupem 40 klopného obvodu £ výstupního synchronizačního signálu, jehož výstup 42 je spojen se vstupem 120 vysílače 12 a s prvním vstupem 50 časového generátoru 5_ s přepínačem. První výstup 52 tohoto generátoru je spojen s nulovacím vstupem 41 klopného obvodu £ výstupního synchronizačního signálu a s prvním vstupem 70 generátoru 7_ vstupního synchronizačního signálu, jehož výstup 7 2 je zapojen na vstup ní synchronizační linku 8_, která je dále spojena s druhým vstupem 51 časového generátoru 5. s přepínačem. Druhý výstup 53 tohoto generátoru je spojen s hodinovým vstupem 60 instrukčního registru jehož datový vstup 61 je spojen s datovou sběrnicí 2· Výstupní synchronizační linka 10 je spojena s výstupem 121 vysílače 12.

Funkce zapojení je následující: Při snímání instrukcí během programu se pokaždé nastavuje klopný obvod 4 výstupního synchronizačního signálu na základě řadičového signálu 43 do aktivního stavu, který se přes vysílač 12 dostane na výstupní synchronizační linku 10 na základě aktivní hladiny řadičového signálu 122. Na výstupní synchronizační signál reaguje operační pamět aktivním signálem na vstupní synchronizační lince a instrukčními bity na datové sběrnici 9.· Instrukce se snímá přes vstup 61 do instrukčního registru 6. aktivní hladinou signálu na hodinovém vstupu 60. Přítomnost vstupního synchronizačního signálu je registrovaná přes druhý vstup 51 časového generátoru 5_ s přepínačem, který je zvolen řadičovým signálem 122. Časový generátor 5_ s přepínačem se odstartuje, z druhého výstupu 53 se uzavře instrukční registr a z prvního výstupu 52 se přes nulovací vstup 41 uvede klopný obvod výstupního synchronizačního signálu do výchozího stavu. V případě, že některé periferní zařízení vyvolá proces přerušení, vysílá aktivní signál na lince synchronizačního signálu při přerušení a instrukci skok do programu na datové sběrnici Časový, generátor 5 s přepínačem je zabloko09623 ván a aktivní signál na hodinovém vstupu 60 způsobí snímání instrukce do instrukčního registru 6. Tento stav trvá tak dlouho, než se dostane signál z linky J_ synchronizačního signálu při přerušení přes přijímač 2 synchronizačního signálu při přerušení a přes zpožďovací člen 3 na nastavovací vstup 40. Nastavitelným zpožděním lze zajistit spolehlivé zpracování snímané instrukce v dekodéru řadiče procesoru pro různé délky sběrnice. Signálem 122 je přepnutý první vstup 50 do časového generátoru 5_ s přepínačem a vysílač 12 je zablokovaný. Jakmile se klopný obvod <4 výstupního synchronizačního signálu nastaví do aktivního stavu, časový generátor 5 s přepínačem se rozeběhne, ukončí se z druhého výstupu 53 snímání do instrukčního registru 6_ a z prvního výstupu 52 se jednak změní stav klopného obvodu £ výstupního synchronizačního signálu, jednak se přes první vstup 70 sejme stav na druhém vstupu 71 do generátoru 7 vstupního synchronizačního signálu. 2 jeho výstupu 72 se vyšle aktivní signál na vstupní synchronizační linku 8_, který způsobí v periferním zařízení ukončení vysílání aktivního signálu na lince 1 synchronizačního signálu při přerušení a instrukce skok do podprogramu na datové sběrnici 9_. Na základě toho se přes druhý vstup 71 ukončí vysílání aktivního signálu z výstupu 72.

Možnost použití uvedeného zapojení je v procesoru, který používá popsaný způsob přerušení.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro zpracování přerušení s instrukčním registrem, s Časovým generátorem, s přijímačem synchronizačního signálu při přerušení, s klopným obvodem výstupního synchronizačního signálu a s generátorem vstupního synchronizačního signálu, vyznačující se tím, že výstup /21/ přijímače /2/ synchronizačního signálu při přerušení je spojen se vstupem /30/ zpožďovacího členu /3/, jehož výstup /31/ je zapojen na nastavovací vstup /40/ klopného obvodu /4/ výstupního synchronizačního signálu.