CS209054B1 - Zapojení pro ovládání zápisníkové paměti - Google Patents
Zapojení pro ovládání zápisníkové paměti Download PDFInfo
- Publication number
- CS209054B1 CS209054B1 CS273680A CS273680A CS209054B1 CS 209054 B1 CS209054 B1 CS 209054B1 CS 273680 A CS273680 A CS 273680A CS 273680 A CS273680 A CS 273680A CS 209054 B1 CS209054 B1 CS 209054B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- instruction
- instruction register
- service panel
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Vynález se týká oboru samočinné počítače — základní jednotka. Zapojení řešísnadnější přístup do registrůzápisníkové paměti, zejména při oživování a ladění systému. Řešení se dosahuje zajištěním ovladatelnosti hodinového vstupu instrukčního registru ze sevisního panelu, ze kterého je možno dále ovládat datovou sběrnici a datový vysílač procesoru. Přitom adresace jednotlivých registrů je přímo na základě určených bitů instrukce. Možnost použití je pouze v uvedeném oboru. Daný vynález je charakterizován jediným bodem předmětu.
Description
Předmětem vynálezu je zapojení, které řeší problém čtení obsahu zápisníkové paměti malého počítače.
U malého počítače, který provádí bezchybně instrukci zápis operandu do operační paměti, lze touto instrukcí vyvolat obsah libovolné buňky zápisníkové paměti na datovou sběrnici, kde jej můžeme indikovat. Je-li navíc k dispozici ladící program, může programátor snadno na konsolovém displeji vypsat obsah všech buněk zápisníkové paměti v libovolném místě probíhajícího programu. Jinou pozici má však technik, který instrukční soubor procesoru malého počítače teprve oživuje nebo programátor, který nemá k dispozici příslušný ladící program. U technika je to problém oživení jednodušších instrukcí s konstantami, když nemá fungující instrukce výstupu. U programátora je to pak otázka vícenásobné ruční inicializace instrukce zápisu do operační paměti ze servisního panelu.
Uvedené nevýhody odstraňuje zapojení podle vynálezu. Usnadnění přístupu do zápisníkové paměti řeší zapojení pro ovládám zápisníkové paměti podle vynálezu, jehož podstatou je, že datový vstup instrukčního registru je připojen na datovou sběrnici, hodinový vstup instrukčního registru je spojen s výstupem součtového hradla, jehož druhý vstup je spojen se třetím výstupem servisního panelu, výstup instrukčního registru je spojen s adresním vstupem zápisníkové paměti a hradlovací vstup datového vysílače je spojen s druhým výstupem servisního panelu.
Výhodou tohoto zapojení je možnost z jednoho vstupu součtového hradla ovládat zápis do instrukčního registru, a tím přímo adresovat libovolnou buňku zápisníkové paměti a následovným otevřením datového vysílače vyvolat obsah na datovou sběrnici, na níž jsou připojeny indikační prvky servisního panelu.
Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.
Datová sběrnice 1 je spojena s datovým vstupem 31 instrukčního registru 3, s výstupem 72 datového vysílače 7 a s prvním výstupem 80 servisního panelu 8. Hodinový vstup 30 instrukčního registru 3 je spojen s výstupem 22 součtového hradla 2, jehož první vstup 20 je ovládán řadičovýpi signálem 9 a druhý vstup 21 je spojen se třetím výstupem 82 servisního panelu 8. Výstup 32 instrukčního registru 3 je spojen s adresním vstupem 50 zápisníkové paměti 5 a s datovým vstupem 40 hradla 4, jehož hradlovací vstup 41 je ovládán řadičovým signálem 10. Výstup 42 hradla 4 je spojen s výstupem 52 zápisníkové paměti 5 a se vstupem 60 operačního modulu 6. První výstup 61 operačního modulu 6 je spojen s datovým vstupem 51 zápisníkové paměti 5 a druhý výstup 62 je spojen s datovým vstupem 70 datového vysílače 7, jehož hradlovací vstup 71 je spojen s druhým výstupem 81 servisního panelu 8. Funkce zapojení je následující: Procesor malého počítače snímá instrukce s datové sběrnice 1 do instrukčního registru 3 horní hladinou signálu na hodinovém vstupu 30, která je vyvolaná řadičovým signálem 9 na prvním vstupu 20 součtového hradla 2. Po sejmutí instrukce se instrukční registr 3 uzavře spodní hladinou signálu na hodinovém vstupu 30. Jedná-li se o instrukci zanesení konstanty do libovolné buňky zápisníkové paměti 5, proběhne následující akce. Konstanta, která je reprezentovaná příslušnými bity instrukce, se horní hladinou řadičového signálu 10 na vstupu 41 hradla 4 přesune na vstup 60 operačního modulu 6 a dále z jeho prvního výstupu 61 na datový vstup 51 zápisníkové paměti 5, kam se uloží. Příslušná buňka je adresovaná určenými bity instrukce na adresním vstupu 50. Chce-li technik zkontrolovat správnost uložené konstanty, postupuje následujícím způsobem. Pomocí servisního panelu 8 uvede řadič procesoru do stavu, kdy skončilo čtení další instrukce a probíhá fáze dekódování. Potom aktivní hladinou signálu ze třetího výstupu 82 servisního panelu 8 vyvolá horní hladinu na hodinovém vstupu 30 instrukčního registru 3 a na datové sběrnici 1 zvolí z prvního výstupu 80 adresu příslušné buňky zápisníkové paměti 5. Když se adresa uloží do instrukčního registru 3, uzavře technik snímání spodní hladinou signálu na hodinovém vstupu 30. Dále zruší adresu vysílanou z prvního výstupu 80 a pomocí aktivní hladiny signálu z druhého výstupu 81 servisního panelu 8 otevře přes hradlovací vstup 71 datový vysílač 7. Obsah adresované buňky zápisníkové paměti 5 projde přes operační modul 6, přes druhý výstup 62 na datový vstup 70 datového vysílače 7 a dále z výstupu 72 na datovou sběrnici 1, odkud se indikují jednotlivé bity konstanty přes výstup 80 na zobrazovací jednotce servisního panelu 8. Stejným způsobem může programátor zjistit obsah registrů zápisníkové paměti 5 v libovolném místě probíhajícího programu.
Možnost použití uvedeného zapojení je v systému počítače, jehož operační modul má popsanou vlastnost.
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení pro ovládání, zápisníkové paměti se servisním panelem, s datovou sběrnicí, s datovým vysílačem, s operačním modulem, s instrukčním registrem a se zápisníkovou pamětí vyznačující se tím, že datový vstup (31) instrukčního registru (3) je připojen na datovou sběrnici (1), hodinový vstup (30) instrukčního registru (3) je spojen s výstupem (22) součtového hradla (2), jehož druhý vstup (21) je spojen se třetím výstupem (82) servisního panelu (8), výstup (32) instrukčního registru (3) je spojen s adresním vstupem (50) zápisníkové paměti (5) a hradlovací vstup (71) datového vysílače (7) je spojen s druhým výstupem (81) servisního panelu (8).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS273680A CS209054B1 (cs) | 1980-04-18 | 1980-04-18 | Zapojení pro ovládání zápisníkové paměti |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS273680A CS209054B1 (cs) | 1980-04-18 | 1980-04-18 | Zapojení pro ovládání zápisníkové paměti |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS209054B1 true CS209054B1 (cs) | 1981-10-30 |
Family
ID=5365292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS273680A CS209054B1 (cs) | 1980-04-18 | 1980-04-18 | Zapojení pro ovládání zápisníkové paměti |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS209054B1 (cs) |
-
1980
- 1980-04-18 CS CS273680A patent/CS209054B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450519A (en) | Psuedo-microprogramming in microprocessor in single-chip microprocessor with alternate IR loading from internal or external program memories | |
| US5596734A (en) | Method and apparatus for programming embedded memories of a variety of integrated circuits using the IEEE test access port | |
| US5566303A (en) | Microcomputer with multiple CPU'S on a single chip with provision for testing and emulation of sub CPU's | |
| KR920005836B1 (ko) | 단일칩 마이크로 컴퓨터 | |
| EP0267613B1 (en) | Micro processor capable of being connected with coprocessor | |
| EP0243113A2 (en) | Data processor | |
| KR900002438B1 (ko) | 프로세서간 결합방식 | |
| CS209054B1 (cs) | Zapojení pro ovládání zápisníkové paměti | |
| EP0378242B1 (en) | Integrated circuit with a debug environment | |
| EP0087314B1 (en) | Diagnostic system in a data processor | |
| JPS6410854B2 (cs) | ||
| RU2773696C1 (ru) | Цифровой отладочный комплекс | |
| CS213092B1 (cs) | Zapojení pro styk se zásobníkovou pamětí | |
| KR100273280B1 (ko) | 디버깅 로직 제어 회로 | |
| Lingjaerde | A fast microprogrammable processor | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| Matthews et al. | Single-chip processor runs Lisp environments | |
| KR100189977B1 (ko) | 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법 | |
| SU1163326A1 (ru) | Устройство дл формировани диагностической информации работы программ | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| CS204817B1 (cs) | Zapojení pro nastavení počáteční adresy | |
| JP2022015197A (ja) | デバッグ用インサーキットエミュレータ装置 | |
| BG61173B1 (bg) | едноплатков микрокомпютър | |
| JPH0351009B2 (cs) |