CS209054B1

CS209054B1 - Wiring for scratch memory control

Info

Publication number: CS209054B1
Application number: CS273680A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1980-04-18
Filing date: 1980-04-18
Publication date: 1981-10-30

Abstract

Vynález se týká oboru samočinné počítače — základní jednotka. Zapojení řešísnadnější přístup do registrůzápisníkové paměti, zejména při oživování a ladění systému. Řešení se dosahuje zajištěním ovladatelnosti hodinového vstupu instrukčního registru ze sevisního panelu, ze kterého je možno dále ovládat datovou sběrnici a datový vysílač procesoru. Přitom adresace jednotlivých registrů je přímo na základě určených bitů instrukce. Možnost použití je pouze v uvedeném oboru. Daný vynález je charakterizován jediným bodem předmětu.The invention relates to the field of automatic computers — basic unit. The connection solves easier access to the registers of the notebook memory, especially when starting up and debugging the system. The solution is achieved by ensuring the controllability of the clock input of the instruction register from the service panel, from which it is possible to further control the data bus and the data transmitter of the processor. In this case, the addressing of individual registers is directly based on the specified bits of the instruction. The possibility of use is only in the specified field. The given invention is characterized by a single point of the subject matter.

Description

Předmětem vynálezu je zapojení, které řeší problém čtení obsahu zápisníkové paměti malého počítače.The subject of the invention is a circuit which solves the problem of reading the contents of the notebook computer's small scale memory.

U malého počítače, který provádí bezchybně instrukci zápis operandu do operační paměti, lze touto instrukcí vyvolat obsah libovolné buňky zápisníkové paměti na datovou sběrnici, kde jej můžeme indikovat. Je-li navíc k dispozici ladící program, může programátor snadno na konsolovém displeji vypsat obsah všech buněk zápisníkové paměti v libovolném místě probíhajícího programu. Jinou pozici má však technik, který instrukční soubor procesoru malého počítače teprve oživuje nebo programátor, který nemá k dispozici příslušný ladící program. U technika je to problém oživení jednodušších instrukcí s konstantami, když nemá fungující instrukce výstupu. U programátora je to pak otázka vícenásobné ruční inicializace instrukce zápisu do operační paměti ze servisního panelu.For a small computer that performs an error-free instruction of the operand into the operating memory, this instruction can call up the contents of any notebook memory cell on the data bus, where it can be indicated. In addition, if a debugger is available, the programmer can easily display the contents of all scratchpad cells at any point in the running program on the console display. However, there is a different position for a technician who is just animating the processor instruction file of a small computer or a programmer who does not have the appropriate debugger available. For a technician, this is a problem of reviving simpler instructions with constants when it does not have a working output instruction. For the programmer, it is a matter of multiple manual initialization of the write instruction to the operating memory from the service panel.

Uvedené nevýhody odstraňuje zapojení podle vynálezu. Usnadnění přístupu do zápisníkové paměti řeší zapojení pro ovládám zápisníkové paměti podle vynálezu, jehož podstatou je, že datový vstup instrukčního registru je připojen na datovou sběrnici, hodinový vstup instrukčního registru je spojen s výstupem součtového hradla, jehož druhý vstup je spojen se třetím výstupem servisního panelu, výstup instrukčního registru je spojen s adresním vstupem zápisníkové paměti a hradlovací vstup datového vysílače je spojen s druhým výstupem servisního panelu.These disadvantages are overcome by the circuitry according to the invention. The access to the scratchpad is facilitated by a wiring for scratchpad controls according to the invention, which is based on the instruction register data input being connected to the data bus, the instruction register clock input being connected to the summing gate output, the second input being connected to the third service panel output. , the output of the instruction register is coupled to the address input of the scratchpad and the gating input of the data transmitter is coupled to the second output of the service panel.

Výhodou tohoto zapojení je možnost z jednoho vstupu součtového hradla ovládat zápis do instrukčního registru, a tím přímo adresovat libovolnou buňku zápisníkové paměti a následovným otevřením datového vysílače vyvolat obsah na datovou sběrnici, na níž jsou připojeny indikační prvky servisního panelu.The advantage of this connection is the possibility to control the entry into the instruction register from one summation gate input and thus directly address any notebook memory cell and then open the data transmitter to recall the content on the data bus to which the service panel indicator elements are connected.

Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.In the drawing, there is shown the circuit according to the invention, where the interconnection of the individual blocks together with their designation is shown.

Datová sběrnice 1 je spojena s datovým vstupem 31 instrukčního registru 3, s výstupem 72 datového vysílače 7 a s prvním výstupem 80 servisního panelu 8. Hodinový vstup 30 instrukčního registru 3 je spojen s výstupem 22 součtového hradla 2, jehož první vstup 20 je ovládán řadičovýpi signálem 9 a druhý vstup 21 je spojen se třetím výstupem 82 servisního panelu 8. Výstup 32 instrukčního registru 3 je spojen s adresním vstupem 50 zápisníkové paměti 5 a s datovým vstupem 40 hradla 4, jehož hradlovací vstup 41 je ovládán řadičovým signálem 10. Výstup 42 hradla 4 je spojen s výstupem 52 zápisníkové paměti 5 a se vstupem 60 operačního modulu 6. První výstup 61 operačního modulu 6 je spojen s datovým vstupem 51 zápisníkové paměti 5 a druhý výstup 62 je spojen s datovým vstupem 70 datového vysílače 7, jehož hradlovací vstup 71 je spojen s druhým výstupem 81 servisního panelu 8. Funkce zapojení je následující: Procesor malého počítače snímá instrukce s datové sběrnice 1 do instrukčního registru 3 horní hladinou signálu na hodinovém vstupu 30, která je vyvolaná řadičovým signálem 9 na prvním vstupu 20 součtového hradla 2. Po sejmutí instrukce se instrukční registr 3 uzavře spodní hladinou signálu na hodinovém vstupu 30. Jedná-li se o instrukci zanesení konstanty do libovolné buňky zápisníkové paměti 5, proběhne následující akce. Konstanta, která je reprezentovaná příslušnými bity instrukce, se horní hladinou řadičového signálu 10 na vstupu 41 hradla 4 přesune na vstup 60 operačního modulu 6 a dále z jeho prvního výstupu 61 na datový vstup 51 zápisníkové paměti 5, kam se uloží. Příslušná buňka je adresovaná určenými bity instrukce na adresním vstupu 50. Chce-li technik zkontrolovat správnost uložené konstanty, postupuje následujícím způsobem. Pomocí servisního panelu 8 uvede řadič procesoru do stavu, kdy skončilo čtení další instrukce a probíhá fáze dekódování. Potom aktivní hladinou signálu ze třetího výstupu 82 servisního panelu 8 vyvolá horní hladinu na hodinovém vstupu 30 instrukčního registru 3 a na datové sběrnici 1 zvolí z prvního výstupu 80 adresu příslušné buňky zápisníkové paměti 5. Když se adresa uloží do instrukčního registru 3, uzavře technik snímání spodní hladinou signálu na hodinovém vstupu 30. Dále zruší adresu vysílanou z prvního výstupu 80 a pomocí aktivní hladiny signálu z druhého výstupu 81 servisního panelu 8 otevře přes hradlovací vstup 71 datový vysílač 7. Obsah adresované buňky zápisníkové paměti 5 projde přes operační modul 6, přes druhý výstup 62 na datový vstup 70 datového vysílače 7 a dále z výstupu 72 na datovou sběrnici 1, odkud se indikují jednotlivé bity konstanty přes výstup 80 na zobrazovací jednotce servisního panelu 8. Stejným způsobem může programátor zjistit obsah registrů zápisníkové paměti 5 v libovolném místě probíhajícího programu.The data bus 1 is connected to the data input 31 of the instruction register 3, the output 72 of the data transmitter 7 and the first output 80 of the service panel 8. The clock input 30 of the instruction register 3 is connected to the output 22 of the summing gate 2. 9 and the second input 21 is connected to the third output 82 of the service panel 8. The output 32 of the instruction register 3 is connected to the address input 50 of the scratchpad 5 and to the data input 40 of the gate 4 whose gating input 41 is controlled by the controller signal 10. it is connected to the output 52 of the scratchpad 5 and the input 60 of the operating module 6. The first output 61 of the operation module 6 is connected to the data input 51 of the scratchpad 5 and the second output 62 is connected to the data input 70 of the data transmitter 7. connected to the second output 81 of the service panel 8. The wiring function is as follows: Process r of the small computer reads instructions from data bus 1 to instruction register 3 by the upper signal level at clock input 30, which is triggered by controller signal 9 at first input 20 of the summation gate 2. If the instruction is to enter a constant into any cell of the scratchpad 5, the following action is performed. The constant, represented by the respective instruction bits, moves the upper level of the controller signal 10 at the gate input 41 to the input module 60 of the operating module 6 and further from its first output 61 to the data input 51 of the scratchpad 5 where it is stored. The appropriate cell is addressed by the specified instruction bits at address input 50. The technician proceeds as follows to check that the stored constant is correct. Using the service panel 8, it puts the processor controller in a state where the next instruction has finished reading and the decoding phase is in progress. Then the active signal level from the third output 82 of the service panel 8 raises the upper level at the clock input 30 of the instruction register 3 and selects the address of the corresponding scratchpad cell 5 from the first output 80. When the address is stored in the instruction register 3 Further, it cancels the address transmitted from the first output 80 and, via the active signal level from the second output 81 of the service panel 8, opens the data transmitter 7 via the gating input 71. The contents of the addressed scratchpad cell 5 pass through the operating module 6, second output 62 to data input 70 of data transmitter 7 and further from output 72 to data bus 1, from which individual bits of the constant are indicated via output 80 on the display unit of the service panel 8. In the same way the ongoing program.

Možnost použití uvedeného zapojení je v systému počítače, jehož operační modul má popsanou vlastnost.The possibility of using this connection is in a computer system whose operating module has the described feature.

Claims

SUBJECT OF THE INVENTION

Control wiring, scratchpad memory with service panel, data bus, data transmitter, operating module, instruction register, and scratchpad, characterized in that the data input (31) of the instruction register (3) is connected to the data bus ( 1), the clock input (30) of the instruction register (3) is connected to the output (22) of the summation gate (2), the second input (21) of which is connected to the third output (82) of the service panel (8), output (32) The instruction register (3) is connected to the address input (50) of the scratchpad (5) and the gating input (71) of the data transmitter (7) is connected to the second output (81) of the service panel (8).