CS206698B1 - Bistable trigger circuit - Google Patents
Bistable trigger circuit Download PDFInfo
- Publication number
- CS206698B1 CS206698B1 CS787178A CS787178A CS206698B1 CS 206698 B1 CS206698 B1 CS 206698B1 CS 787178 A CS787178 A CS 787178A CS 787178 A CS787178 A CS 787178A CS 206698 B1 CS206698 B1 CS 206698B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- unipolar
- transistor
- output
- transistors
- circuit
- Prior art date
Links
- 230000007704 transition Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002411 adverse Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims 2
- 239000000654 additive Substances 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
ČESKOSLOVENSKÁ SOCIALISTICKÁ REPUBLIKA POPIS VYNÁLEZU 206698 (11) (Bl) { 18 ) K AUTORSKÉMU OSVEDČENIU (22) Přihlášené 30 11 78(21) (PV 7871-78) (51) Int. Cl? H 03 K 3/12 (40) Zverejnené 15 09 80 ÚŘAD PRO VYNÁLEZY A OBJEVY (45) Vydané 15 09 83 (75)
Autor vynálezu JANOTKA JÚLIUS ing., VAVRlSOVO a GROCH ANTON ing., LIPTOV-SKÝ HRÁDOK (54) Bistabilný klopný obvod
Vynález sa týká bistabilného klopného ob-vodu s nastavitelným extrémně nízkým pří-konem, pozostávajúci z dvooh dvojíc unipo-lárnych tranzistorov pracujúcich ako súčto-vé logické členy NOR a z dvoch bipolámychtranzistorov.
Známe zapoj enia bistabilných klopnýchobvadov s unipolámymi tranzistormi použí-vajú v záťaži odpor, připadne u C—MOS hra-diiel je to unipolámy tranzistor s opačnou vo-divosťou kanálu. V prvom zapojení znižova-nie příkonu zváčšovaním odporovej záťažemá nepriaznivý vplyv na skreslenie čela atyla impulzov pri preklápaní obvodu zo stavulog 1 do stavu log 0 a spať a u druhého za-pojenia nie je možnost nastavenia příkonua použitia vyššieho napájacieho napatia.
Tieto nedostatky odstraňuje bistabilnýklopný obvod s nastavitelným extrémně níz-kým príkonom pozostávajúci z dvoch dvojícunipolárnych tranzistorov pracujúcich akosúčtové logické členy NOR a z dvoch bipo-lámych tranzistorov podl’a vynálezu, ktoréhopodstata spočívá v tom, že vtokové elektrodya substráty prvej dvojice unipolárnych tran-zistorov i druhej dvojice unipolárnych tran-zistorov sú navzájem spojené a připojenéna kladný pól zdroja napájacieho napatia avýtokové elektrody v prvej dvojici unipolár-nych .tranzistorov i v druhej dvojici unipo-lárnych tranzistorov sú navzájom spojené,. pričom spojené výtokové elektrody prvejdvojice unipolárnych tranzistorov sú připo-jené na prvý výstup a súčasne uzol spolus hradlom tretieho unipolárneho tranzistoradruhej dvojice unipolárnych tranzistorov as kolektorem prvého bipolárneho tranzistora,ktorého emitor je připojený na záporný pólzdroja napájacieho napatia a spojené výto-kové elektrody druhej dvojice unipolárnychtranzistorov sú připojené na druhý výstupa súčasne uzol, spolu s hradlom druhého uni-polárneho tranzistora prvej dvojice unipo-lárnych tranzistorov a s kolektorem druhéhobipolárneho tranzistora, ktorého emitor jepřipojený na záporný pól zdroja napájaciehonapatia, hradlo prvého unipolárneho tranzis-tora prvej dvojice unipolárnych tranzistorovje připojené na prvý vstup obvodu a súčasnecez třetí odpor na kladný pól zdroja napája-cieho napatia, na ktorý je tiež připojené cezštvrtý odpor hradlo čtvrtého unipolárnehotranzistora, ktoré je súčasne připojené nadruhý vstup obvodu, hradlo druhého unipo-lárneho tranzistora je připojené jednak nadruhý výstup obvodu a jednak cez druhý od-por na bázu prvého bipolárneho tranzistora ahradlo tretieho unipolárneho tranzistora jepřipojené jednak na prvý výstup obvodu ajednak cez prvý odpor na bázu druhého 'bipo-lámeho tranzistora.
Zařáděním cez odpor spínaných tranzisto- 206698
Claims (1)
- rov namiesto zaťažovacích odiporov podlávynálezu je vylúčený nepriaiznivý vplyv zni-žovania příkonu na strmosť čela a tyla vý-stupných impulzov pri přechode zo stavu log1 do stavu log 0 a spáť. Je možné použit výššienapájacie napátie ako v zapojení bistabilnéhoklopného obvodu z C—MOS hradiel. Vynález teraz podrobnejšie vysvětlíme po-mocou sahémy zapoj enia bistabilného klop-ného obvodu podlá vynálezu znázorněnéhona priloženom výkrese. Obvod pozostáva z dvoch dvojíc unipolár-nych tranzistorov TI, T2 a T3, T4, z ktorýchkaždá pracuje ako súčtový logický člen NOR.Na spojené výtokové elektrody prvého uni-polárneho tranzistora TI a druhého unipo-lárneho tranzistora T2 je připojený kolektorprvého bipolárneho tranzistora T5, ktorý jespínaný cez druhý odpor R2 z druhého vý-stupu 02. Na spojené výtokové elektródytretieho -unipolárneho tranzistora T3 a čtvr-tého unipolámeho tranzistora T4 je připoje-ný kolektor druhého bipolárneho tranzisto-ra T6, ktorý je spínaný z prvého výstupu Olcez prvý odpor Rl. Prvý výstup 01 obvoduje spojený s hradlom tretieho unipolárnehotranzistora T3 a druhý výstup 02 obvodu jepřipojený na hradlo druhého unipolárnehotranzistora T2. Hradlo prvého unipolárnehotranzistora TI je spojené cez třetí odpor R3s kladným polom -f- zdroj a napájaoieho na-pátia a je zároveň prvým vstupom II bista-bilného klopného obvodu. Vtokové elektródya substráty štyroch unipolárnych tranzisto-rov TI, T2, T3 a T4 ,sú připojené na kladnýpól + zdroja napájacieho napátia a emitoryprvého bipolárneho tranzistora T5 a druhé- ho bipolárneho tranzistora T6 sú připojenéna záporný pól — zdroja napájacieho napá-tia. Činnost obvodu podlá vynálezu je nasle-dovná. Po připojení napájacieho napátia nakladný pól + a záporný pól — zdroja objavísa na jednom z výstupov, '-například na p-r-v-om výstupe 01 log 1 (kladné napátie zdro-ja) a na druhom výstupe 02 bude log 0. Zo-pnutý bude druhý bipolárny tranzistor T6cez prvý odpor Rl z prvého výstupu 01 adruhý unipolárny tranzistor T2 z druhéhovýstupu 02. Ostatně tranzistory zostanú za-tvorené. Prúd tečie cez otvorený druhý uni-polámy tranzistor T2, -prvý odpor Rl a pře-chod báza—emitor druhého bipolárneho tran-zistora T6. Po přivedení záporného impulzuna druhý vstup 12 sa otvorí čtvrtý unipolár-ny tranzistor T4, na druhom výstupe 02 saobjaví log 1, ktorá uzatvorí druhý unipolár-ny tranzistor T2 a súčasne otvorí třetí uni-polámy tranzistor T3. Obvod sa překlopí azotrváva v druhom stabilnom stave. P-rúdtečie teriaz cez otvorený třetí unipolárnytranzistor T3, druhý odpor R2 a přechodbáza—-emitor prvého bipolárneho tranzistoraT5. Po přivedení záporného impulzu na prvývstup II sa obvod znova překlopí do póvod-ného stavu. Odpory Rl a R2, ktoré určujú příkon bista-bilného klopného obvodu podlá vynálezuv jednom alebo druhom stabilnom stave,móžu mať hodnoty řádové až desiatky mega-ohmov. Bistabilný klopný obvod podlá vynálezu-je určený pre využitie v telefónnych konco-vých zariadeniach. PREDMET VYNALEZU Bistabilný klopný obvod s nastavitelnýmextrémně nízkým príkonom, pozostávajúoiz dvoch dvojíc unipolárnych tranzistorov,pracuj úoich ako súčtové logické členy NORa z dvoch bipolárnyoh tranzistorov, vyznaču-júci sa tým, že vtokové elektródy a substrátyprvej dvojice unipolárnych tranzistorov (TI,T2) i druhej dvojice unipolárnych tranzisto-rov (T3, T4) sú navzájom spojené a připoje-né na kladný pól (+) zdroja napájacieho na-pátia a výtokové elektródy prvej dvojiceunipolárnych tranzistorov (Tl, T2) i druhejdvojice unipolárnych tranzistorov (T3, T4)sú navzájom spojené, pričom spojené výto-kové elektródy prvej dvojice unipolárnychtranzistorov (Tl, T2) sú připojené na prvývýstup (Ol) a súčasne na uzol spolu s hrad-lom tretieho unipolárneho tranzistora (T3)druhej dvojice unipolárnych tranzistorov(T3, T4) a s kolektorom prvého bipolárnehotranzistora (T5), ktorého emitor je připojenýna záporný pól (—) zdroja napájacieho na-pátia a spojené výtokové elektródy druhejdvojice unipolárnych tranzistorov (T3, T4) sú připojené na druhý výstup (02) a súčasne nauzol spolu s hradlom druhého unipolárnehotranzistora (T2) prvej dvojice unipolárnychtranzistorov (TI, T2) a s kolektorom druhéhobipolárneho tranzistora (T6), ktorého emitorje připojený na záporný pól (—) zdroja na-pájacieho napátia, hradlo prvého unipolár-neho tranzistora (Tl) prvej dvojice unipolár-nych tranzistorov (Tl, T2) je připojené naprvý vstup (II) obvodu a súčasne cez třetíodpor (R3) na kladný pól (+) zdroja napája-cieho napátia, na ktorý je tiež připojené cezčtvrtý odpor (R4) hradlo čtvrtého unipolár-neho tranzistora (T4), ktoré je súčasne při-pojené na druhý vstup (12) obvodu, hradlodruhého unipolárneho tranzistora (T2) jepřipojené na druhý výstup (02) obvodu a cezdruhý odpor (R2) na bázu prvého bipoláme-ho tranzistora (T5) a hradlo tretieho unipo-lárneho tranzistora (T3) je připojené jednakna prvý výstup (01) obvodu a jednak cezprvý odpor (Rl) na bázu druhého bipoláme-ho tranzistora (T6). ' i i , , .·.... tm t. ΐ ..V- .V»* 2.ί·ΐ·ί.·.ν~'.íYi. í.j.iAx.í/.jáil 1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS787178A CS206698B1 (en) | 1978-11-30 | 1978-11-30 | Bistable trigger circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS787178A CS206698B1 (en) | 1978-11-30 | 1978-11-30 | Bistable trigger circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS206698B1 true CS206698B1 (en) | 1981-06-30 |
Family
ID=5428599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS787178A CS206698B1 (en) | 1978-11-30 | 1978-11-30 | Bistable trigger circuit |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS206698B1 (cs) |
-
1978
- 1978-11-30 CS CS787178A patent/CS206698B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418290A (en) | Voltage comparator | |
| JPS61230411A (ja) | 電気回路 | |
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| JP3765641B2 (ja) | Ecl dラッチ回路及びこれを利用したecl dフリップフロップ | |
| US3992676A (en) | Current amplifiers | |
| CS206698B1 (en) | Bistable trigger circuit | |
| JP2990785B2 (ja) | 論理回路 | |
| JP2852972B2 (ja) | 差動出力端を有するttlからecl/cmlへの変換回路 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| US4477780A (en) | Operational amplifier with multiple switchable outputs | |
| EP0237322A2 (en) | Latch circuit | |
| JP2913670B2 (ja) | 分周回路 | |
| JPS5487160A (en) | Logic circuit | |
| GB911728A (en) | Adder | |
| US3459970A (en) | Timing network | |
| SU1001480A1 (ru) | Интегральна логическа схема | |
| SU1589374A1 (ru) | Усилитель мощности низкой частоты | |
| JPS60229511A (ja) | カレントミラ−回路 | |
| JPH03296321A (ja) | エミッタ結合論理回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| KR930006084Y1 (ko) | 3입력 인버터회로 | |
| SU924835A1 (ru) | Счетный триггер | |
| JP3003594B2 (ja) | スリーステート型ecl回路 | |
| JPH02299319A (ja) | Ecl型論理回路 |