CS205333B1 - Connexion of combined polynomial interpolator - Google Patents
Connexion of combined polynomial interpolator Download PDFInfo
- Publication number
- CS205333B1 CS205333B1 CS826077A CS826077A CS205333B1 CS 205333 B1 CS205333 B1 CS 205333B1 CS 826077 A CS826077 A CS 826077A CS 826077 A CS826077 A CS 826077A CS 205333 B1 CS205333 B1 CS 205333B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- switch
- commutator
- effector
- Prior art date
Links
- 239000012636 effector Substances 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 5
- 230000003584 silencer Effects 0.000 claims description 3
- 239000003471 mutagenic agent Substances 0.000 claims description 2
- 235000013361 beverage Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Vynález řeší zapojení polynomického interpolátoru, který provádí mezi diskrétními vstupními hodnotami Lagrangeovu polynomickou interpolaci, umožňuje volit interpolačrní polynom 0., 1. a 2. stupně a měnit časovou konstantu použitých intergrátorů, a tím i rychlost interpolace, bez ztráty informace.The invention solves the connection of a polynomial interpolator, which performs Lagrange polynomial interpolation between discrete input values, allows to select interpolation polynomials 0, 1 and 2 and to change the time constant of the used interpolators and thus the interpolation rate without loss of information.
. Mezi dosud užívanými principy převodu diskrétních signálů na spojité a jejich interpolace se jako nejpokrokovější jeví hybridní interpolační procesor. Koncepce tohoto procesoru však neuvažuje možnosti volitelného vyčlenění struktury interpolátoru s nižším stupněm interpolačního' polynomu ze struktury interpolátoru vyššího stupně. Rovněž možnost změny časových konstant integrátorů interpolátoru, a tím i rychlosti interpolace, a zadávání počátečních podmínek integrátorům nebyla dosud uvažována.. Among the principles used to convert discrete signals to continuous and their interpolation, hybrid interpolation processor seems to be the most advanced. However, the design of this processor does not consider the possibility of optionally separating the structure of an interpolator with a lower degree of interpolation polynomial from the structure of a higher degree interpolator. Also, the possibility of changing the time constants of the interpolator integrators and hence the speed of the interpolation, and entering the initial conditions for the integrators has not yet been considered.
Uvedené nevýhody odstraňuje zapojení sdruženého polynomického interpolátoru, sestávajícího z prvního sumátoru, jehož výstup je napojen na vstup vzorkovače, podle vynálezu, jehož podstata spočívá v tom, že výstup vzorkovače je spojen s prvním vstupem druhého sumátoru a se, vstupem prvního integrátoru, jehož výstup je napojen na třetí vstup prvního sumátoru, na druhý vstup druhého sumátoru a na druhý vstup kornu2 tátoru výstupu, přičemž výstup druhého su-i mátoru je napojen na druhý integrátor, jen hož výstup je spojen s prvním vstupem ko-, mutátoru výstupu. Komutátor výstupu je prostřednictvím zpětnovazební smyčky nápojem na první vstup prvního sumátoru, j'ehož druhý vstup je přes obvod hold napojen na třetí vstup komutátoru výstupu.These disadvantages are overcome by the connection of a composite polynomial interpolator consisting of a first summer whose output is connected to an inlet of the sampler according to the invention, characterized in that the output of the sampler is connected to the first input of the second sumper and to connected to the third input of the first summator, to the second input of the second summator, and to the second input of the output cone, wherein the output of the second suctor is connected to the second integrator only when the output is coupled to the first input of the co-mutator. The output commutator is a beverage through the feedback loop to the first input of the first summator, the second input of which is connected via a hold circuit to the third input of the output commutator.
Zapojení interpolátoru podle vynálezu umožňuje na základě logických řídících signálů měnit strukturu' interpolátoru, a tak získat na jeho· výstupu signál interpolovaný polynomem 0., 1. nebo 2. stupně. Obdobně lze logickým, signálem určit i integrační ča; sovou konstantu, na které závisí rychlost interpolace s tím, že se nemění hodnoty signálů na> výstupech integrátoru.The interpolator circuit according to the invention makes it possible to change the structure of the interpolator on the basis of logical control signals and thereby obtain a signal interpolated by a polynomial of the 0, 1 or 2 degree. Similarly, the integration time can be determined by a logical signal; constant constant on which the interpolation rate depends, with no change in the signal values at the> outputs of the integrator.
Vynález je blíže objasněn na příkladu provedení pomocí připo jeného výkresu, na němž obr. 1 znázorňuje blokové schéma zapojení a obr. 2 konkrétní zapojení integrátoru.BRIEF DESCRIPTION OF THE DRAWINGS The invention is illustrated in more detail by way of example with reference to the accompanying drawing, in which: FIG.
Zapojení sdruženého polynomického interpolátoru podle obr. 1 tvořeno prvním sumátorem 1, jehož výstup je připojen na vstup vzorkovače 2. Výstup vzorkovače 2 je napojen na vstup prvního integrátoru 4 a na první vstup druhého sumátoru 5. Výstup prvního integrátoru 4 je spojen· s druhým vstupem druhého sumátoru 5, dále s třetím vstupem prvního sumátoru las druhým vstu205333The connection of the coupled polynomial interpolator according to FIG. 1 consists of a first summer 1, the output of which is connected to the sampler input 2. The sampler output 2 is connected to the input of the first integrator 4 and to the first input of the second summer 5. a second sump 5, further having a third input of the first sump and a second inlet205333
- (i· pem komutátoru 7 výstupu. Výstup druhého šumátoru 5 je spojen' š druhým integrátorem JS, jehož Výstup je připojen na první vstup komutátoru 7 výstupu. Komutátor 7 výstupu je prostřednictvím zpětnovazební smyčky napojen na první vstup prvního šumátoru 1, jehož druhý vstup je přes obvod 3 hold napojen? na třetí vstup komutátoru 7 výstupu.(by the output commutator 7) The output of the second effector 5 is connected to the second integrator JS, the output of which is connected to the first input of the output commutator 7. The output commutator 7 is connected via a feedback loop to the first input of the first effector 1. is connected via a hold circuit 3 to the third input of the output commutator 7.
Vstupní diskrétní signál nejčastějl z analogově číslicového převodníku je přiveden na druhý vstup prvního šumátoru 1 a na vstup obvodu 3 hold. Obvod 3 hold vytváří signál interpolovaný polynomem 0. stupně vytváří schodovitou funkci, tj. v intervalu mezi diskrétními hodnotami drží na výstupu vždy úroveň poslední dodané vstupní hodíioty - a tento signál je přiveden na třetí vstup komutátoru 7 výstupu. Z výstupu prvního šumátoru 1 je přes vzorkovač 2 signál veden na první vstup druhého sumátotů 5 a na vstup prvního integrátoru 4, z jehož výstupu je signál přiveden na třetí vstup prvního šumátoru 1, na druhý vstup druhého šumátoru i.5 a na druhý vstup komutátoru 7 výstupu. Z výstupu druhého šumátoru 5 je signál veden přes druhý integrátor 6 na první vstup komutátoru 7 výstupu. Odpojením zpětnovazební smyčky z komutátoru 7 výstupu na první vstup prvního šumátoru 1 se získá na výstupu prvního integrátoru 4 signál interpolovaný lineárně — tj. polynom 1. stupně — diskrétní hodnoty jsou spojeny přímkou. Na první vstup komutátoru 7 výStupu je přiveden signál interpolovaný polynomem 2. stupně — kvadratická funkce — diskrétní hodnoty jsou proloženy parabolou.The input discrete signal most commonly from an analog-to-digital converter is connected to the second input of the first effector 1 and to the input of the hold circuit 3. The hold circuit 3 generates a signal interpolated by the degree 0 polynomial to produce a staircase function, i.e., in the interval between discrete values, always holds the output of the last input value supplied - and this signal is applied to the third input of the output commutator 7. From the output of the first effector 1, the signal is routed through the sampler 2 to the first input of the second summers 5 and to the input of the first integrator 4, the output of which is applied to the third input of the first effector 1, 7 output. From the output of the second silencer 5, the signal is routed through the second integrator 6 to the first input of the output commutator 7. Disconnecting the feedback loop from the output commutator 7 to the first input of the first effector 1 yields a linearly interpolated signal - i.e., a degree 1 polynomial - at the output of the first integrator 4 - discrete values are connected by a straight line. The first input of the commutator 7 of the output is supplied with a signal interpolated by a polynomial of the second degree - a quadratic function - discrete values are interleaved by the dish.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826077A CS205333B1 (en) | 1977-12-09 | 1977-12-09 | Connexion of combined polynomial interpolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826077A CS205333B1 (en) | 1977-12-09 | 1977-12-09 | Connexion of combined polynomial interpolator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS205333B1 true CS205333B1 (en) | 1981-05-29 |
Family
ID=5432949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS826077A CS205333B1 (en) | 1977-12-09 | 1977-12-09 | Connexion of combined polynomial interpolator |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS205333B1 (en) |
-
1977
- 1977-12-09 CS CS826077A patent/CS205333B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE442350B (en) | PROCESS CONTROL SYSTEM | |
| US4352069A (en) | Switched capacitance signal processor | |
| US4845727A (en) | Divider circuit | |
| EP1408611A3 (en) | Balanced programmable delay element | |
| US4188547A (en) | Multi-mode control logic circuit for solid state relays | |
| CS205333B1 (en) | Connexion of combined polynomial interpolator | |
| WO1998047232A1 (en) | Pll frequency synthesizer and portable terminal employing the pll frequency synthesizer | |
| KR850003091A (en) | Oscillator circuit | |
| JPS6454809A (en) | Asynchronous flip-flop | |
| Conti et al. | A current mode multistable memory using asynchronous successive approximation A/D converters | |
| US3979744A (en) | Circuit arrangement for the digital control of operating functions via sensor electrodes, especially in radio and television receivers | |
| JPS59132229A (en) | Signal converter | |
| SU873354A1 (en) | Semiconductor converter of electric power | |
| JPH04340813A (en) | Reference voltage selection circuit | |
| US4200908A (en) | Device for digital control of polyphase thyristor-pulse converter | |
| JP2665070B2 (en) | Bus circuit | |
| JPS5854405B2 (en) | Sequencer | |
| KR970056157A (en) | Clock automatic switching circuit | |
| SU1557655A1 (en) | Dc voltage converter | |
| JPS62230117A (en) | Pll circuit | |
| JPH02131385A (en) | Notch switching type setting signal generation method | |
| SU409194A1 (en) | CIPPLE CENTRALIZED CONTROL WITH VARIABLE STRUCTURE | |
| SU741364A1 (en) | Device for comparing phases of two electric values | |
| SU1387180A1 (en) | Shaper of linearly changing voltage | |
| SU1288868A1 (en) | Device for phase control of one-phase bridge current inverter with compensating member |