KR970056157A - Clock automatic switching circuit - Google Patents

Clock automatic switching circuit Download PDF

Info

Publication number
KR970056157A
KR970056157A KR1019950067890A KR19950067890A KR970056157A KR 970056157 A KR970056157 A KR 970056157A KR 1019950067890 A KR1019950067890 A KR 1019950067890A KR 19950067890 A KR19950067890 A KR 19950067890A KR 970056157 A KR970056157 A KR 970056157A
Authority
KR
South Korea
Prior art keywords
clock
switching
remote
circuit
local
Prior art date
Application number
KR1019950067890A
Other languages
Korean (ko)
Other versions
KR100377933B1 (en
Inventor
김형곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950067890A priority Critical patent/KR100377933B1/en
Publication of KR970056157A publication Critical patent/KR970056157A/en
Application granted granted Critical
Publication of KR100377933B1 publication Critical patent/KR100377933B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

리모트 클럭과 로칼 클럭을 입력하는 단자들을 가지는 디지탈 시스템의 클럭 자동 절체 회로에 관한 것으로, 외부로부터 전송되는 리모트 클럭의 에러 상태를 검출하여 고속으로 로칼 클럭으로 자동 절체하는 회로에 관한 것이다. 상기의 클럭 자동 절체 회로는 상기 리모트 클럭을 시스템의 동작 클럭으로 선택 출력하며 클럭 절체 신호의 활성화에 응답하여 상기 로칼 클럭을 상기 선택하여 시스템 동작 클럭으로 절체하는 클럭 절체 수단과, 상기 로칼 클럭을 주파수 체배하는 주파수 체배 수단과, 상기 체배된 주파수로서 상기 리모트 클럭을 샘플링하여 상기 샘플된 신호 미리 설정된 시간 동안 반복 카운팅하며, 상기 카운팅된 값이 미리 설정된 값 이하일때 응답하여 상기 클럭 절체 신호를 활성화 시키는 클럭 절체 제어 신호 발생 수단을 더 포함하여 구성된다.The present invention relates to a clock automatic switching circuit of a digital system having terminals for inputting a remote clock and a local clock. The present invention relates to a circuit for automatically switching to a local clock at high speed by detecting an error state of a remote clock transmitted from the outside. The clock automatic switching circuit selects and outputs the remote clock as an operating clock of the system, and selects the local clock and switches the system clock to a system operating clock in response to the activation of the clock switching signal. A frequency multiplication means for multiplying and sampling the remote clock as the multiplied frequency and repeatedly counting the sampled signal for a predetermined time, and a clock for activating the clock switching signal in response to the counted value being less than or equal to a preset value. It further comprises a switching control signal generating means.

Description

클럭 자동 절체 회로Clock automatic switching circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 기술에 따른 클럭 자동 절체 회로를 도시한 도면.2 illustrates a clock automatic switching circuit according to the techniques of the present invention.

Claims (3)

리모트 클럭과 로칼 클럭을 입력하는 단자들을 가지는 디지탈 시스템의 클럭 자동 절체 회로에 있어서, 상기 리모트 클럭을 시스템의 동작 클럭으로 선택 출력하며 클럭 절체 신호의 활성화에 응답하여 상기 로칼 클럭을 상기 선택하여 시스템 동작 클럭으로 절체하는 클럭 절체 수단과, 상기 로칼 클럭을 주파수 체배하는 주파수 체배 수단과, 상기 체배된 주파수로서 상기 리모트 클럭을 샘플링하여 상기 샘플된 신호 미리 설정된 시간 동안 반복 카운팅하며, 상기 카운팅된 값이 미리 설정된 값 이하일때 응답하여 상기 클럭 절체 신호를 활성화 시키는 클럭 절체 제어 신호 발생 수단을 더 포함함을 특징으로 하는 클럭 자동 절체 회로.A clock automatic switching circuit of a digital system having terminals for inputting a remote clock and a local clock, the system comprising: selecting and outputting the remote clock as an operating clock of the system and selecting the local clock in response to activation of a clock switching signal; A clock switching means for switching to a clock; a frequency multiplying means for frequency multiplying the local clock; and sampling the remote clock as the multiplied frequency and repeatedly counting the sampled signal for a preset time period, wherein the counted value is pre-set. And a clock switching control signal generating means for activating the clock switching signal in response to the set value being less than a predetermined value. 제1항에 있어서, 상기 클럭 절체 수단은, 상기 로칼 클럭 단자와 리모트 클럭 단자에 각각의 입력단자가 상기 클럭 절체 제어 신호의 반전 신호와 상기 클럭 절체 제어 신호를 각각의 제어단자로 입력하는 3-상태버터로 구성함을 특징으로 하는 클럭 자동 절체 회로.The clock switching means of claim 1, wherein each of the input terminal inputs an inverted signal of the clock transfer control signal and the clock transfer control signal to each of the control terminals to the local clock terminal and the remote clock terminal. Clock automatic switching circuit, characterized in that consisting of a status butter. 리모트 클럭과 로칼 클럭을 입력하는 단자들을 가지는 디지탈 시스템의 클럭 자동 절체 회로에 있어서, 상기 로칼 클럭의 주파수를 상기 리모트 클럭의 수배로 체배하여 샘플링 클럭으로 출력하는 주파수 체배 회로와, 상기 리모트 클럭을 상기 체배된 샘플링 클럭에 의해 샘플링하여 출력하는 샘플링회로와, 상기 샘플링회로로부터 출력되는 샘플 신호를 미리 설정된 시간 동안 반복 카운팅하며 상기 카운팅된 값이 미리 설정된 값 이상일때 응답하여 제1전압을 선택하여 출력하고 상기 카운팅 값이 미리 설정된 값 이하일때 상기 제1전압 보다 낯은 제2전압을 출력하는 카운팅 판별 회로와, 상기 카운팅 판별 회로로부터 출력되는 전압과 미리 설정된 기준압을 비교하여 클럭 절체 제어 신호를 발생하는 비교기와, 상기 리모트 클럭을 시스템의 동작 클럭으로 선택 출력하며 클럭 절체 신호의 활성화에 응답하여 상기 로칼 클럭을 상기 선택하여 시스템 동작 클럭으로 절체하는 클럭 절체 회로로 구성함을 특징으로 하는 클럭 자동 절체 회로.A clock automatic switching circuit of a digital system having terminals for inputting a remote clock and a local clock, comprising: a frequency multiplication circuit for multiplying the frequency of the local clock by a multiple of the remote clock and outputting the sampling clock; A sampling circuit for sampling and outputting the multiplied sampling clock and a sample signal output from the sampling circuit repeatedly counting for a predetermined time, and selecting and outputting a first voltage in response to the counted value being greater than or equal to a preset value. When the counting value is less than or equal to a predetermined value, a counting determination circuit for outputting a second voltage that is less than the first voltage, and a clock switching control signal is generated by comparing a voltage output from the counting determination circuit with a predetermined reference voltage. A comparator and the remote clock to Selection output, and a clock switching circuit for automatically, characterized in that in response to the activation consists of a clock switching circuit for switching the selection to the system operation clock to the local clocks of the clock switching signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950067890A 1995-12-30 1995-12-30 Automatic clock switching circuit KR100377933B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067890A KR100377933B1 (en) 1995-12-30 1995-12-30 Automatic clock switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067890A KR100377933B1 (en) 1995-12-30 1995-12-30 Automatic clock switching circuit

Publications (2)

Publication Number Publication Date
KR970056157A true KR970056157A (en) 1997-07-31
KR100377933B1 KR100377933B1 (en) 2003-06-02

Family

ID=37417006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067890A KR100377933B1 (en) 1995-12-30 1995-12-30 Automatic clock switching circuit

Country Status (1)

Country Link
KR (1) KR100377933B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310232B1 (en) * 1999-03-25 2001-10-29 박종섭 Method for clock selecting according to first order
KR100354414B1 (en) * 1999-12-23 2002-09-30 엘지전자 주식회사 Apparatus and method for acquiring initial synchronous in correlator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310232B1 (en) * 1999-03-25 2001-10-29 박종섭 Method for clock selecting according to first order
KR100354414B1 (en) * 1999-12-23 2002-09-30 엘지전자 주식회사 Apparatus and method for acquiring initial synchronous in correlator

Also Published As

Publication number Publication date
KR100377933B1 (en) 2003-06-02

Similar Documents

Publication Publication Date Title
US4352069A (en) Switched capacitance signal processor
KR970019007A (en) FILTER CIRCUIT FOR COMMUNICATION
KR940006348A (en) D / A Inverter and A / D Inverter
KR970056157A (en) Clock automatic switching circuit
KR850003091A (en) Oscillator circuit
KR970031263A (en) MATCHED FILTER CIRCUTI
KR950027412A (en) Voltage-frequency converter
KR920702094A (en) D / A Converter
KR920005483A (en) Electronic cutoff device with short delay function
TW377442B (en) Sampling/holding capacitor with current mirror circuit
EP0215515A1 (en) Wave form analyser, especially transient recorder
KR19980056142A (en) Signal delay circuit using frequency multiplier
KR100307624B1 (en) Digital volume controller
SU1603367A1 (en) Element of sorting network
WO2002099443A3 (en) Device for measuring frequency
SU1098101A1 (en) Analog-to-digital converter
KR940006339A (en) Frequency detection circuit
SU1144187A1 (en) Device for selection of single pulse
SU961126A1 (en) Apparatus for selecting a single pulse
SU1617392A1 (en) Apparatus for detecting signals
SU1223257A1 (en) Exponential function generator
KR960042068A (en) Voltage and frequency measurement circuit that can change operating frequency
KR940001491Y1 (en) Output multi-function circuit of switch
SU1666965A2 (en) Digital frequency meter
KR890016746A (en) Oscillator Synchronization Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee