CS203400B1 - Způsob výroby polovodičových součástek - Google Patents

Způsob výroby polovodičových součástek Download PDF

Info

Publication number
CS203400B1
CS203400B1 CS751279A CS751279A CS203400B1 CS 203400 B1 CS203400 B1 CS 203400B1 CS 751279 A CS751279 A CS 751279A CS 751279 A CS751279 A CS 751279A CS 203400 B1 CS203400 B1 CS 203400B1
Authority
CS
Czechoslovakia
Prior art keywords
metal
silicide
layer
dielectric layer
silicon
Prior art date
Application number
CS751279A
Other languages
English (en)
Inventor
Ivan Matejovsky
Jiri Holoubek
Original Assignee
Ivan Matejovsky
Jiri Holoubek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ivan Matejovsky, Jiri Holoubek filed Critical Ivan Matejovsky
Priority to CS751279A priority Critical patent/CS203400B1/cs
Publication of CS203400B1 publication Critical patent/CS203400B1/cs

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

Vynález ae týká způsobu výroby polovodičových součástek, při kterém se alespoň v jedné oblasti vymezené otvorem v dielektrické vrstvě vytváří elektrický kontakt ke křemíku pomocí silicidu kovu, přičemž kontakt pokračuje vodivým spojem, po povrchu dielektrické vrstvy.
Obvyklý postup při vytváření kontaktů ke křemíku pomocí silicidu kovu, zejména platiny nebo paládia, spočívá v nanesení tenké vrstvy tohoto kovu na povrch křemíku' pokrytého dielektrickou vrstvou s otvory vyleptanými v místech žádaných kontaktů. Při teplotě 200 až 1 000 °C dojde v oblastech vymezených těmito otvory k reakci kovu s křemíkem se vznikem silicidu kovu. Mimo tyto oblasti k reakci nedojde, nebot kov je od křemíku oddělen vrstvou dielektrika, zpravidla kysličníku křemičitého nebo nitridu křemíku. Vrstvu nezreagovaného kovu je třeba před započetím výroby vodivých spojů odstranit z povrchu dielektrika, nebot její adheze k povrchu dielektrika bývá zpravidla nedostatečná. Odstranění nezreagovaného kovu je nutno provádět leptáním v chemické lázni, která nesmí napadat silicid kovu v plochách kontaktů. Obvykle používané chemické lázně jsou lučavka královská pro sleptávání platiny a roztok jodu v jodidu draselném pro sleptávání paládia.
Vzhledem k tomu, že vrstva kovu tvořící silicid i vrstvy kovů tvořící vodivé spoje se nanášejí příbuznými technologiemi, zpravidla vakuovým napařováním nebo naprašováním, je nutnost sleptání nezreagovaného kovu před nanesením dalších kovových vrstev - a tedy přerušení vakuového procesu - velkou nevýhodou uvažovaného postupu, nehledě na obecné nevýhody plynoucí z povahy užívaných chemických lázní.
Uvedené nedostatky řeší způsob výroby polovodičových součástek podle vynálezu. Podstata vynálezu je v tom, že na povrch křemíku s dielektrickou vrstvou s vyleptanými otvory vymezujícími kontakty je nejprve nanesena vrstva kovu s typicky dobrou adhezi k dielektrické vrstvě, zejména titanu, a posléze vrstva kovu tvořícího s křemíkem silicid, zejména paládia nebo platiny. Pří teplotě 200 až 1 000 °C dojde ke vzájemné difúzi materiálů a k reakci, při které v plochách vymezených otvory vyleptanými v dielektrické vrstvě dojde k vytvoření silicidového kontaktu. Na povrchu dielektrika mimo oblasti kontaktů je možno kovové vrstvy ponechat a dokončit systém vodivých vrstev navazujících na vytvořené kontakty ke křemíku.
Výhodou způsobu výroby polovodičových součástek podle vynálezu je, že odpadá sleptávání nezreagovaného kovu v chemické lázni, a tudíž je možno nanášet obě jmenované kovové vrstvy i eventuálně nutné další kovové vrstvy bezprostředné po sobě a s výhodou ve stejném vakuovém napařovacím nebo naprašovacím zařízení bez přerušení vakua.
Vynález je dále objasněn na přiložených výkresech, kde jsou na detailu A polovodičové součástky podle obr. 1 znázorněny na obr. 2 až 7 pohledy v řezu na Šest etap výroby pol-ovodičové součástky /Schottkyho dioda/ podle vynálezu, na obr. 8 je půdorys řezu podle obr. 2 a na obr, 9 je půdorys řezu podle obr. 7.
Podle příkladu znázorněného na výkresech je vycházím polotovarem křemíková polovodičová destička 11 s dielektrickou vrstvou 1 2, ve které je vyleptán otvor 13 budoucího kontaktu /obr. 2, obr. 8/. Poté je na povrch destičky podle obr. 2 nanesena katodovým naprasováním vrstva titanu 14 a bezprostředně potom vrstva paládia 15 /obr. 3/. Pak je destička 11 podle obr. 3 zahřáta na teplotu .450 °C po dobu 30 minut. V ploše vymezené otvorem 13 se vytvoří silicid 16 paládia s obsahem titanu /obr. 4/. Potom jsou na destičku 11 podle obr. 4 naneseny katodovým naprasováním další kovové vrstvy 17 potřebné pro dokončení soustavy vodivých spojů /obr. 5/. Destička 11 podle obr. 5 je dále maskována běžnou fotolítografickou‘technikou tak, aby oblasti budoucích vodivých spojů byly zakryty rezistovou vrstvou 18 /obr. 6/. Kovové vrstvy v nezakrytých místech se. postupně odleptají v chemické lázni nebo jinou známou technikou. Po odstranění zbylého rezistu je metalizační systém hotov /obr. 7, obr. 9/.
Užití postupu podle vynálezu je vhodné všude tam, kde se uplatňují výhody silicidových kontaktů, zejména pří výrobě Schottkyho diod, výkonových vf tranzistorů, bipolárních integrovaných obvodů apod., a při výrobě součástek pro speciální použití. Zvláště výhodné je užití postupu dle vynálezu pro integrované obvody s nejvyšším stupněm integrace, kde se předpokládá užití iontového leptání pro tvarování propojovací sítě. Základním materiálem propojovací sítě při užití postupu dle vynálezu může být hliník i zlato.

Claims (2)

1. Způsob výroby polovodičových součástek s alespoň jedním kontaktem ke křemíku vytvořeným pomocí silicidu kovu v oblasti plošně vymezené otvorem v dielektrické vrstvě, vyznačený tím, že na povrch součástky s vhodně tvarovanou dielektrickou vrstvou je nejprve nanesena vrstva kovu zabezpečující adhezi dalších kovových vrstevk povrchu součástky a posléze je na povrch součástky nanesena vrstva jiného kovu tvořícího' s křemíkem silicid a působením tepla dojde v oblasti plošně’ vymezené otvorem v dielektrické vrstvě ke vzájemné reakci kovů a křemíku, při které vznikne silicid kovu, přičemž vrstvy kovů na povrchu dielektrika zůstanou ponechány a na povrch polovodičové součástky jsou naneseny další kovové vrstvy.
2. Způsob výroby polovodičových součástek podle bodu 1, vyznačený tím, že kov zabezpečující adhezi kovových vrstev k povrchu součástky je titan a kov tvořící s křemíkem silicid je platina nebo paládium.
CS751279A 1979-11-05 1979-11-05 Způsob výroby polovodičových součástek CS203400B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS751279A CS203400B1 (cs) 1979-11-05 1979-11-05 Způsob výroby polovodičových součástek

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS751279A CS203400B1 (cs) 1979-11-05 1979-11-05 Způsob výroby polovodičových součástek

Publications (1)

Publication Number Publication Date
CS203400B1 true CS203400B1 (cs) 1981-02-27

Family

ID=5424393

Family Applications (1)

Application Number Title Priority Date Filing Date
CS751279A CS203400B1 (cs) 1979-11-05 1979-11-05 Způsob výroby polovodičových součástek

Country Status (1)

Country Link
CS (1) CS203400B1 (cs)

Similar Documents

Publication Publication Date Title
KR910002455B1 (ko) 반도체장치 제조방법
CA1282188C (en) Multilayer metallization method for integrated circuits
US5037782A (en) Method of making a semiconductor device including via holes
US5034347A (en) Process for producing an integrated circuit device with substrate via hole and metallized backplane
US3900944A (en) Method of contacting and connecting semiconductor devices in integrated circuits
WO1997022989A1 (en) Process for single mask c4 solder bump fabrication
IE48724B1 (en) A method of making a conductor pattern on a semiconductor body
JPH08330353A (ja) インダクタを有するフリップ・チップ半導体素子の製造方法
JPH0563102B2 (cs)
EP0485582B1 (en) Method of producing microbump circuits for flip chip mounting
JPH04144259A (ja) パワートランジスタ用パッケージ
WO1996021944A1 (en) Method and apparatus for capping metallization layer
JPH0370137A (ja) 半導体集積回路内の素子連結用金属配線層およびその製造方法
US3484341A (en) Electroplated contacts for semiconductor devices
JPH0282626A (ja) 半導体装置の相互接続方法
JPH04356956A (ja) 半導体装置及びその製造方法
CS203400B1 (cs) Způsob výroby polovodičových součástek
JPS61111584A (ja) モノリシツク半導体構造とその製法
JP2000216240A (ja) 接点/バイアの接着層を製造するための方法
JP4117042B2 (ja) 半導体装置
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US5861341A (en) Plated nickel-gold/dielectric interface for passivated MMICs
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571265B1 (ko) 반도체 소자의 패키지 방법
KR100290771B1 (ko) 반도체 소자의 콘택 플러그 형성 방법