CS202354B1 - Zapojení obvodu pro ardesní obousměrnou distribuci dat - Google Patents

Zapojení obvodu pro ardesní obousměrnou distribuci dat Download PDF

Info

Publication number
CS202354B1
CS202354B1 CS688978A CS688978A CS202354B1 CS 202354 B1 CS202354 B1 CS 202354B1 CS 688978 A CS688978 A CS 688978A CS 688978 A CS688978 A CS 688978A CS 202354 B1 CS202354 B1 CS 202354B1
Authority
CS
Czechoslovakia
Prior art keywords
group
input
output
circuit
block
Prior art date
Application number
CS688978A
Other languages
English (en)
Inventor
Ivan Bartunek
Stanislav Drapal
Jan Kryska
Petr Stroner
Original Assignee
Ivan Bartunek
Stanislav Drapal
Jan Kryska
Petr Stroner
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ivan Bartunek, Stanislav Drapal, Jan Kryska, Petr Stroner filed Critical Ivan Bartunek
Priority to CS688978A priority Critical patent/CS202354B1/cs
Publication of CS202354B1 publication Critical patent/CS202354B1/cs

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Vynález se týká zapojení obvodu pro distribuci dat mezi adresovaným hardwarovým celkem a logickým systémem. Zapojení je vybaveno kontrolou přenosu dat v obou směrech.
Dosud známá zapojení řeší propojení vnějších zařízení se základním systémem například tak, že základní systém je vybaven jednak součtovým oddělovacím členem, na který jsou připojeny vstupy standardního souboru propojovacích členů a vstupy prvních oddělovacích členů dalších souborů propojovacích členů jednak základním oddělovacím členem, na který jsou připojeny výstupy standardního souboru propojovacích členů a výstupy druhých oddělovacích členů dalších souborů propojovacích členů. Zapojení neumožňuje kontrolu přenosu dat, zachycení chyb v přenosu a jejich vyhodnocení. Vložení součtového oddělovacího členu, respektive základního oddělovacího členu do série s prvními, respektive s druhými oddělovacími členy rozšiřujících souborů propojovacích členů zavádí do cesty dat navíc zpoždění. Kromě toho při blokovém přenosu procházejí data doplňujícím procesorem a doplňující sběrnicí, čímž vznikají zpoždění jejich průchodem a přibývají další obvody.
Nevýhody dosud známých zapojení odstraňuje zapojení podle vynálezu, sestávající z oddělovacího obvodu, z alespoň jednoho propojovacího bloku, hradlovaciho obvodu a řadiče.
Jeho podstata spočívá v tom, že skupinový vstup zapojení je spojen s prvním skupinovým vstupem oddělovacího obvodu. Skupinový výstup oddělovacího obvodu je spojen s prvním skupinovým výstupem prvního propojovacího bloku. První skupinový výstup propojovacího bloku je spojen se druhým skupinovým vstupem oddělovacího obvodu. Kontrolní vstup oddělovacího obvodu je spojen s kontrolním výstupem prvního propojovacího bloku. Paritní vstup prvního propojovacího bloku je spojen s paritním výstupem oddělovacího obvodu. Kontrolní výstup oddělovacího obvodu je spojen s údajovým vstupem hradlovaciho obvodu. Výstup hradlovaciho obvodu je spojen s kontrolním vstupem řadiče. Skupinový vstup řadiče je spojen se druhým skupinovým výstupem prvního propojovacího bloku. Druhý skupinový vstup propojovacího bloku je spojen se skupinovým výstupem řadiče. Dotazovací výstup řadiče je spojen se snímacím vstupem hradlovaciho obvodu. Skupinový výstup oddělovacího obvodu je spojen s prvním skupinovým vstupem druhého propojovacího bloku. Druhý skupinový výstup druhého propojovacího bloku je spojen se skupinovým vstupem řadiče. Skupinový výstup řadiče je spojen se druhým skupinovým
202 354
202 354 vstupem druhého propojovacího bloku. První skupinový výstup druhého propojovacího bloku je spojen se druhým skupinovým vstupem oddělovacího obvodu. Kontrolní vstup oddělovacího obvodu je spojen s kontrolním výstupem druhého propojovacího bloku. Paritní vstup druhého propojovacího bloku je spojen s paritním výstupem oddělovacího obvodu. Skupinový výstup oddělovacího obvodu je spojen s prvním skupinovým vstupem třetího propojovacího bloku. Paritní vstup třetího propojovacího bloku je spojen s paritním výstupem druhého propojovacího bloku. Kontrolní vstup druhého propojovacího bloku je spojen s kontrolním výstupem třetího propojovacího bloku. Druhý skupinový výstup třetího propojovacího bloku je spojen se skupinovým vstupem řadiče. Skupinový výstup řadiče je spojen se druhým skupinovým vstupem třetího propojovacího bloku. První skupinový výstup třetího propojovacího bloku je spojen se druhým skupinovým vstupem oddělovacího obvodu.
Zapojení pro adresní obousměrnou distribuci dat podle vynálezu je oproti dosud známým zapojením jednodušší a má vyšší účinek. Odpadají u něho přídavné obvody pro blokový přenos dat, který se realizuje po stejných cestách jako přenos jednoduchý a data jsou přenášena z oddělovacího obvodu paralelně do všech propojovacích bloků, tedy se stejným zpožděním. Zapojení je navíc vybaveno kontrolou přenosu dat v obou směrech.
Příklad zapojení obvodu podle vynálezu je v blokovém schématu znázorněn na připojeném výkrese. Na výkrese je obvod se třemi propojovacími bloky.
Jednotlivé bloky zapojení pro adresní obousměrnou distribuci dat lze charakterizovat následovně:
Oddělovací obvod 1 obsahuje hradla, která zajišťují spojení obousměrné sběrnice systému se sběrnicemi pro přenos dat do propojovacích bloků 2, 3, 4 a z propojovacích bloků 2, 3, 4 a obvody pro vyhodnocení správného přenosu dat. V propojovacích blocích 2, 3, 4 se dekódují adresy žádaných vnějších zařízení. V zapojení musí být alespoň jeden propojovací blok 2. V příkladu konkrétního provedení jsou tři propojovací bloky. Tyto bloky obsahují dále spojovací moduly, které umožňují přenos informace mezi systémem a vnějšími zařízeními. Přenášejí povely a data do vnějších zařízení a přijímají hlášení a data z vnějších zařízení. Druhý propojovací blok 3 a třetí propojovací blok 4 je doplněn posilovacími obvody logického zisku. Hradlovací obvod 5 je vytvořen ze dvouvstupového hradla. Je určen pro snímání informace o správnosti přenosu dat mezi systémem a vnějšími zařízeními. Řadič 6 je sestaven z logických obvodů typů hradel, registrů a pevných pamětí. Řídí přenos dat, adresuje vnější zařízení a přijímá hlášení z vnějších zařízení. Vyhodnocuje správnost přenosu dat.
Propojení jednotlivých bloků je provedeno takto. Skupinový vstup 01 zapojení je spojen s prvním skupinovým vstupem 11 oddělovacího obvodu 1. Skupinový výstup 13 oddělovacího obvodu 1 je spojen s prvním skupinovým vstupem 21 prvního propojovacího bloku 2, s prvním skupinovým vstupem 31 druhého propojovacího bloku 3 a s prvním skupinovým vstupem 43 třetího propojovacího bloku 4. První skupinový výstup 22 prvního propojovacího bloku 2 je spojen s prvním skupinovým výstupem 32 druhého propojovacího bloku 3, s prvním skupinovým výstupem 44 třetího propojovacího bloku 4 a se druhým skupinovým vstupem 14 oddělovacího obvodu 1. Kontrolní vstup 15 oddělovacího obvodu 1 je spojen s kontrolním výstupem 23 prvního propojovacího bloku 2 a s kontrolním výstupem 33 druhého propojovacího bloku 3. Paritní vstup 24 prvního propojovacího bloku 2 je spojen s paritním vstupem 34 druhého propojovacího bloku 3 a s paritním výstupem 16 oddělovacího obvodu 1. Kontrolní výstup 12 oddělovacího obvodu 1 je spojen s údajovým vstupem 51 hradlovaciho obvodu 5. Výstup 53 hradlovacího obvodu 5 je spojen s kontrolním vstupem 62 řadiče 6. Skupinový vstup 63 řadiče 6 je spojen se druhým skupinovým výstupem 25 prvního propojovacího bloku 2 se druhým skupinovým výstupem 35 druhého propojovacího bloku 3 a se druhým skupinovým výstupem 41 třetího propojovacího bloku 4. Kontrolní výstup 46 třetího propojovacího bloku 4 je spojen s kontrolním vstupem 38 druhého propojovacího bloku 3. Paritní výstup 37 druhého propojovacího bloku 3 je spojen s paritním vstupem 45 třetího propojovacího bloku 4. Druhý skupinový vstup 42 třetího propojovacího bloku 4 je spojen se druhým skupinovým vstupem 36 druhého propojovacího bloku 3, se druhým skupinovým vstupem 26 prvního propojovacího bloku 2 a se skupinovým výstupem 64 řadiče 6. Dotazovací výstup 61 řadiče 6 je spojen se snímacím vstupem 52 hradlovaciho obvodu 5.
Činnost zapojení je ovládána řadičem 6. Řadič 6 generuje adresu vnějšího zařízení a povely pro ně. Z propojovacích bloků 2, 3, 4 jdou do řadiče 6 žádosti o propojení datových cest a stavová hlášení. Kromě toho řadič 6 vyhodnocuje poruchy přenosu dat. Datové bity jsou vedeny z jednotlivých propojovacích bloků 2, 3, 4 do oddělovacího obvodu 1 a odtud přes skupinový vstup 01 zapojení do nadřazeného systému a naopak. V oddělovacím obvodu 1 se vytváří paritní bit, který je veden do paritních vstupů 24 a 34 propojovacích bloků 2, 3 a odtud vnějším zařízením. Do třetího propojovacího bloku 4 přichází paritní bit ze druhého propojovacího bloku 3 přes jeho paritní výstup 37. Ve spojovacích modulech všech propojovacích bloků 2, 3, 4 se v případě potřeby vytváří kontrolní bit, který nese informaci o správnosti přenosu dat do nadřazeného
202 354 systému. Kontrolní bit ze třetího propojovacího bloku 4 jde přes jeho kontrolní výstup 46 do kontrolního vstupu 38 druhého propojovacího bloku 3, ve kterém se sloučí s kontrolním bitem druhého propojovacího bloku 3; odtud jde přes kontrolní výstup 33 do kontrolního vstupu 15 oddělovacího obvodu 1. Kontrolní bit z prvního propojovacího bloku 2 jde přes jeho kontrolní výstup na kontrolní vstup 15 oddělovacího obvodu 1. V oddělovacím obvodu 1 se zpracovává kontrolní bit a výsledná informace přichází na kontrolní výstup 12 oddělovacího obvodu 1 a přes hradlovací obvod 5 do řadiče 6.
Vynálezu se využije v řídicí a regulační technice pro spojování nadřazeného systému s více systémy podřízenými.

Claims (3)

1. Zapojení obvodu pro adresní obousměrnou distribuci dat sestávající z oddělovacího obvodu, alespoň z jednoho propojovacího bloku, hradlovacího obvodu a řadiče, vyznačující se tím, že skupinový vstup (01) zapojení je spojen s prvním, skupinovým vstupem (11) oddělovacího obvodu (1), jehož skupinový výstup (13) je spojen s prvním skupinovým vstupem (21) prvního propojovacího bloku (2), jehož první skupinový výstup (22) je spojen se druhým skupinovým vstupem (14) oddělovacího obvodu (1), jehož kontrolní vstup (15) je spojen s kontrolním výstupem (23) prvního propojovacího bloku (2), jehož paritní vstup (24) je spojen s paritním výstupem (16) oddělovacího obvodu (lj, jehož kontrolní výstup (12) je spojen s údajovým vstupem (51) hradlovacího obvodu (5), jehož výstup (53) je spojen s kontrolním vstupem (62) řadiče (6), jehož skupinový vstup (63) je spojen se druhým skupinovým výstupem (25) prvního propojovacího bloku (2), jehož druhý skupinový vstup (26) je spojen se skupinovým výstupem (64) řadiče (6), jehož dotazovací výstup (61) je spojen se snímacím vstupem (52) hradlovacího obvodu (5).
2. Zapojení podle bodu 1, vyznačující se tím, že skupinový výstup (13) oddělovacího obvodu (lj je spojen s prvním skupinovým vstupem (31) druhého propojovacího bloku (3), jehož druhý skupinový výstup (35) je spojen se skupinovým vstupem (63) řadiče (6), jehož skupinový výstup (64) je spojen se druhým skupinovým vstupem (36) druhého propojovacího bloku (3), jehož první skupinový výstup (32) je spojen se druhým skupinovým vstupem (14) oddělovacího obvodu (1), jehož kontrolní vstup (15) je spojen s kontrolním výstupem (33) druhého propojovacího bloku (3), jehož paritní vstup (34) je spojen s paritním výstupem (16) oddělovacího obvodu (lj.
3. Zapojení podle bodu 1 a 2, vyznačující se tím, že skupinový výstup (13) oddělovacího obvodu (1) je spojen s prvním skupinovým vstupem (43) třetího propojovacího bloku (3), jehož paritní vstup (45) je spojen s paritním výstupem (37) druhého propojovacího bloku (3), jehož kontrolní vstup (38) je spojen s kontrolním výstupem (46) třetího propojovacího bloku (4j, jehož druhý skupinový výstup (41] je spojen se skupinovým vstupem (63) řadiče (6), jehož skupinový výstup (64) je spojen se druhým skupinovým vstupem (42) třetího propojovacího bloku (4), jehož první skupinový výstup (44) je spojen se druhým skupinovým vstupem (14) oddělovacího obvodu (1).
CS688978A 1978-10-23 1978-10-23 Zapojení obvodu pro ardesní obousměrnou distribuci dat CS202354B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS688978A CS202354B1 (cs) 1978-10-23 1978-10-23 Zapojení obvodu pro ardesní obousměrnou distribuci dat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS688978A CS202354B1 (cs) 1978-10-23 1978-10-23 Zapojení obvodu pro ardesní obousměrnou distribuci dat

Publications (1)

Publication Number Publication Date
CS202354B1 true CS202354B1 (cs) 1981-01-30

Family

ID=5416938

Family Applications (1)

Application Number Title Priority Date Filing Date
CS688978A CS202354B1 (cs) 1978-10-23 1978-10-23 Zapojení obvodu pro ardesní obousměrnou distribuci dat

Country Status (1)

Country Link
CS (1) CS202354B1 (cs)

Similar Documents

Publication Publication Date Title
EP1690186B1 (en) Protective bus interface and method
JPH07262128A (ja) 直列のマスター・スレーブ装置において機能ユニットを構成する方法と装置
EP0780774B1 (en) Logical address bus architecture for multiple processor systems
CN104657297A (zh) 计算设备扩展系统及扩展方法
US6564340B1 (en) Fault tolerant virtual VMEbus backplane design
CS202354B1 (cs) Zapojení obvodu pro ardesní obousměrnou distribuci dat
JPS6347106Y2 (cs)
JP2505032B2 (ja) 半導体集積回路
WO1982001607A1 (en) Data communication bus structure
JPH07104795B2 (ja) エラ−検出方式
KR100356514B1 (ko) 베이스보드 회로
CN120687387A (zh) 一种cxl转换器、内存池化装置及电子系统
JPS6321932B2 (cs)
JPH054041Y2 (cs)
JPH11232212A (ja) バスシステム
JPS6226054B2 (cs)
JPS5847055B2 (ja) 情報処理装置の故障診断方法
CS224743B1 (cs) Zapojení samočinného počítače
JPH0337734A (ja) 二重化構成装置
JPS5857843A (ja) デ−タ回線交換装置のチエツク方式
JPH03164959A (ja) 計算機システム構築法
JPH0350604A (ja) マルチシーケンス制御装置
Pierce et al. TDX: A high-bandwidth crossbar-switched communication paradigm
CS200902B1 (cs) Zapojení pro distribuci dat mezi pamětí a více vnějšími bloky
JPS63196951A (ja) マイクロコンピユ−タシステム