JPH11232212A - バスシステム - Google Patents

バスシステム

Info

Publication number
JPH11232212A
JPH11232212A JP2760298A JP2760298A JPH11232212A JP H11232212 A JPH11232212 A JP H11232212A JP 2760298 A JP2760298 A JP 2760298A JP 2760298 A JP2760298 A JP 2760298A JP H11232212 A JPH11232212 A JP H11232212A
Authority
JP
Japan
Prior art keywords
bus
data
bypass circuit
data transfer
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2760298A
Other languages
English (en)
Inventor
Takeshi Iizuka
剛 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2760298A priority Critical patent/JPH11232212A/ja
Publication of JPH11232212A publication Critical patent/JPH11232212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 異なる支線バスに接続されたデバイス間のデ
ータ転送を実施することができるが、ホストCPU1と
デバイス間のデータ転送と同様に、幹線バス5を経由し
なければならず、このため、幹線バス5の負荷が増大し
てシステム性能のボトルネックとなる課題があった。 【解決手段】 支線バス40に接続されたデバイス4
4,45と支線バス41に接続されたデバイス46,4
7間でデータ転送を実施する際、支線バス40と支線バ
ス41を接続するバイパス回路52を設けるようにし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、コンピュータ等
のディジタル機器がデータ転送に使用するバスシステム
に関するものである。
【0002】
【従来の技術】図20は例えば1995年3月、Ann
abooks社発行の「PCI Hardware a
nd Software」の第14頁に示された従来の
バスシステムを示す構成図であり、図において、1はホ
ストメモリ2に格納されたプログラムを実行するホスト
CPU、2はホストCPU1が実行するプログラム及び
データを格納するホストメモリ、3はホストバス4又は
幹線バス5からバスアクセスを検出すると、幹線バス5
又はホストバス4に適宜バスサイクルを発行してホスト
バス4と幹線バス5を接続するホストブリッジ、4はホ
ストCPU1及びホストメモリ2が接続されたホストバ
ス、5はホストブリッジ3及びバスブリッジ6〜9が接
続された幹線バスである。
【0003】また、6〜9は幹線バス5又は支線バス1
0〜13からバスアクセスを検出すると、支線バス10
〜13又は幹線バス5に適宜バスサイクルを発行して幹
線バス5と支線バス10〜13を接続するバスブリッ
ジ、10はバスブリッジ6及びデバイス14,15が接
続された支線バス、11はバスブリッジ7及びデバイス
16,17が接続された支線バス、12はバスブリッジ
8及びデバイス18,19が接続された支線バス、13
はバスブリッジ9及びデバイス20,21が接続された
支線バス、14〜21はデバイスである。また、Aはホ
ストCPU1がデバイス18にデータを転送する際のデ
ータ転送経路、Bはデバイス21がホストメモリ2にデ
ータを転送する際のデータ転送経路、Cはデバイス15
がデバイス16にデータを転送する際のデータ転送経路
である。
【0004】次に動作について説明する。まず、ホスト
CPU1は、ホストメモリ2に格納されたプログラムや
データをホストバス4から受信して所定の処理を実行す
るものであるが、その処理内容によっては多数のデバイ
スをホストバス4に接続する必要を生じることがある。
しかし、ホストバス4の電気的特性を考慮すると単一の
バスに多数のデバイスを接続するのが困難であるため、
図20に示すように、ホストブリッジ3やバスブリッジ
6〜9を用いてバスを階層化して、バスを電気的に分離
し(図20では幹線バス5を上位バスとし、支線バス1
0〜13を下位バスとしている)、多数のデバイス14
〜21を接続できるようにしている。
【0005】このようにして、多数のデバイス14〜2
1が支線バス10〜13に接続されるが、例えば、ホス
トCPU1がデバイス18にデータを転送する場合は、
図20に示すように、データ転送経路Aを通って、ホス
トCPU1からデバイス18にデータが転送される。具
体的に説明すると、ホストCPU1がデバイス18に対
するデータ転送をホストバス4に発行すると、ホストブ
リッジ3がホストバス4のバスアクセスを検出するとと
もに、そのデータの転送先アドレスを検出する。そし
て、そのデータの転送先アドレスが、幹線バス5又は支
線バス10等に対するアドレスである場合は、ホストブ
リッジ3が幹線バス5にバスサイクルを発行し、ホスト
バス4と幹線バス5を接続する。
【0006】このようにして、ホストバス4と幹線バス
5が接続されると、バスブリッジ6〜9が幹線バス5の
バスアクセスを検出するとともに、そのデータの転送先
アドレスを検出する。そして、そのデータの転送先アド
レスが、支線バス12に対するアドレスである場合は、
バスブリッジ8が支線バス12にバスサイクルを発行
し、幹線バス5と支線バス12を接続する。これによ
り、ホストCPU1とデバイス18が、ホストバス4と
幹線バス5と支線バス12を介して接続され、ホストC
PU1からデバイス18にデータが転送されることにな
る。
【0007】次に、デバイス14〜21のうち、例え
ば、デバイス21がホストメモリ2にデータを転送する
場合は、図20に示すように、データ転送経路Bを通っ
て、デバイス21からホストメモリ2にデータが転送さ
れる。具体的に説明すると、デバイス21がホストメモ
リ2に対するデータ転送を支線バス13に発行すると、
バスブリッジ9が支線バス13のバスアクセスを検出す
るとともに、そのデータの転送先アドレスを検出する。
そして、そのデータの転送先アドレスが、幹線バス5,
ホストバス4又は支線バス10等に対するアドレスであ
る場合は、バスブリッジ9が幹線バス5にバスサイクル
を発行し、支線バス13と幹線バス5を接続する。
【0008】このようにして、支線バス13と幹線バス
5が接続されると、ホストブリッジ3及びバスブリッジ
6〜8が幹線バス5のバスアクセスを検出するととも
に、そのデータの転送先アドレスを検出する。そして、
そのデータの転送先アドレスが、ホストバス4に対する
アドレスである場合は、ホストブリッジ3がホストバス
4にバスサイクルを発行し、幹線バス5とホストバス4
を接続する。これにより、デバイス21とホストメモリ
2が、支線バス13と幹線バス5とホストバス4を介し
て接続され、デバイス21からホストメモリ2にデータ
が転送されることになる。
【0009】次に、デバイス14〜21のうち、例え
ば、デバイス15がデバイス16にデータを転送する場
合は、図20に示すように、データ転送経路Cを通っ
て、デバイス15からデバイス16にデータが転送され
る。具体的に説明すると、デバイス15がデバイス16
に対するデータ転送を支線バス10に発行すると、バス
ブリッジ6が支線バス10のバスアクセスを検出すると
ともに、そのデータの転送先アドレスを検出する。そし
て、そのデータの転送先アドレスが、幹線バス5,ホス
トバス4又は支線バス11等に対するアドレスである場
合は、バスブリッジ6が幹線バス5にバスサイクルを発
行し、支線バス10と幹線バス5を接続する。
【0010】このようにして、支線バス10と幹線バス
5が接続されると、ホストブリッジ3及びバスブリッジ
7〜9が幹線バス5のバスアクセスを検出するととも
に、そのデータの転送先アドレスを検出する。そして、
そのデータの転送先アドレスが、支線バス11に対する
アドレスである場合は、バスブリッジ7が支線バス11
にバスサイクルを発行し、幹線バス5と支線バス11を
接続する。これにより、デバイス15とデバイス16
が、支線バス10と幹線バス5と支線バス11を介して
接続され、デバイス15からデバイス16にデータが転
送されることになる。
【0011】
【発明が解決しようとする課題】従来のバスシステムは
以上のように構成されているので、異なる支線バスに接
続されたデバイス間のデータ転送を実施することができ
るが、ホストCPU1とデバイス間のデータ転送と同様
に、幹線バス5を経由しなければならず、このため、幹
線バス5の負荷が増大してシステム性能のボトルネック
となる課題があった。また、異なる支線バスに接続され
たデバイス間のデータ転送を実施する場合、複数のバス
ブリッジを経由しなければならず、このため、データ転
送の転送時間が長くなり、例えば、マルチメディアのデ
ータのようにリアルタイム性が要求されるデータ転送に
は対応できない課題もあった。
【0012】この発明は上記のような課題を解決するた
めになされたもので、幹線バスの負荷を軽減してシステ
ムのボトルネックを解消することができるとともに、異
なる支線バスに接続されたデバイス間のデータ転送の高
速化を図ることができるバスシステムを得ることを目的
とする。
【0013】
【課題を解決するための手段】この発明に係るバスシス
テムは、異なる下位バスに接続されたデバイス間のデー
タ転送を実施する際、送信側のデバイスが接続された下
位バスと受信側のデバイスが接続された下位バスを接続
するバイパス回路を設けたものである。
【0014】この発明に係るバスシステムは、下位バス
が3以上ある場合には、複数のバイパス回路を備えるよ
うにしたものである。
【0015】この発明に係るバスシステムは、データ転
送を実施するデバイスに応じて接続対象の下位バスを切
り換えるようにしたものである。
【0016】この発明に係るバスシステムは、同時に複
数の下位バス間の接続を実施するようにしたものであ
る。
【0017】この発明に係るバスシステムは、デバイス
から下位バスに出力されたデータの転送先アドレスを検
出し、その検出結果に応じてバイパス回路を制御するア
ドレスデコーダを設けたものである。
【0018】この発明に係るバスシステムは、デバイス
から下位バスのアクセス要求を受信したとき、送信側の
デバイスが接続された下位バスと受信側のデバイスが接
続された下位バスを接続するようにしたものである。
【0019】この発明に係るバスシステムは、バイパス
回路を経由するデータ転送と、その他のデータ転送が同
一の下位バスを重複使用する場合、バイパス回路を経由
するデータ転送に対して一定以上の転送性能を確保する
転送確保手段を設けたものである。
【0020】この発明に係るバスシステムは、バイパス
回路を経由するデータ転送のデータ量が所定量に到達す
るまではデータ転送のデータ量に制限を加えないように
したものである。
【0021】この発明に係るバスシステムは、バイパス
回路を経由しないデータ転送が下位バスを使用する割合
を一定値以下に制限するようにしたものである。
【0022】この発明に係るバスシステムは、下位バス
の使用を許可するとき、デバイスにバスのアクセス権を
発行するバスアービタを用いて転送確保手段を構成する
ようにしたものである。
【0023】この発明に係るバスシステムは、転送確保
手段をバイパス回路に備えるようにしたものである。
【0024】この発明に係るバスシステムは、PCI仕
様に準拠したPCIバスを用いて下位バスを構成するよ
うにしたものである。
【0025】この発明に係るバスシステムは、PCI仕
様に準拠したPCI−to−PCIブリッジを用いてバ
イパス回路を構成するようにしたものである。
【0026】この発明に係るバスシステムは、下位バス
に対してデバイスを挿抜自在に接続するようにしたもの
である。
【0027】この発明に係るバスシステムは、下位バス
間にバイパス回路を挿抜自在に設置するようにしたもの
である。
【0028】この発明に係るバスシステムは、ネットワ
ーク通信デバイスから他のネットワーク通信デバイスに
データを転送する際にバイパス回路を経由するようにし
たものである。
【0029】この発明に係るバスシステムは、ディスク
制御デバイスから他のディスク制御デバイスにデータを
転送する際にバイパス回路を経由するようにしたもので
ある。
【0030】この発明に係るバスシステムは、画像入出
力デバイスから他の画像入出力デバイスにデータを転送
する際にバイパス回路を経由するようにしたものであ
る。
【0031】この発明に係るバスシステムは、ネットワ
ーク通信デバイスとディスク制御デバイス間のデータ転
送をバイパス回路経由で実施するようにしたものであ
る。
【0032】この発明に係るバスシステムは、ディスク
制御デバイスと画像入出力デバイス間のデータ転送をバ
イパス回路経由で実施するようにしたものである。
【0033】この発明に係るバスシステムは、画像入出
力デバイスとネットワーク通信デバイス間のデータ転送
をバイパス回路経由で実施するようにしたものである。
【0034】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるバ
スシステムを示す構成図であり、図において、31はホ
ストメモリ32に格納されたプログラムを実行するホス
トCPU、32はホストCPU31が実行するプログラ
ム及びデータを格納するホストメモリ、33はホストバ
ス34又は幹線バス35からバスアクセスを検出する
と、幹線バス35又はホストバス34に適宜バスサイク
ルを発行してホストバス34と幹線バス35を接続する
ホストブリッジ、34はホストCPU31及びホストメ
モリ32が接続されたホストバス、35はホストブリッ
ジ33及びバスブリッジ36〜39が接続された幹線バ
スである(上位バス)。
【0035】また、36〜39は幹線バス35又は支線
バス40〜43からバスアクセスを検出すると、支線バ
ス40〜43又は幹線バス35に適宜バスサイクルを発
行して幹線バス35と支線バス40〜43を接続するバ
スブリッジ、40はバスブリッジ36及びデバイス4
4,45が接続された支線バス、41はバスブリッジ3
7及びデバイス46,47が接続された支線バス、42
はバスブリッジ38及びデバイス48,49が接続され
た支線バス、43はバスブリッジ39及びデバイス5
0,51が接続された支線バス、44〜51はデバイ
ス、52は支線バス40に接続されたデバイス44,4
5と支線バス41に接続されたデバイス46,47間で
データ転送を実施する際、支線バス40と支線バス41
を接続するバイパス回路である。また、FはホストCP
U31がデバイス48にデータを転送する際のデータ転
送経路、Gはデバイス51がホストメモリ32にデータ
を転送する際のデータ転送経路、Hはデバイス45がデ
バイス46にデータを転送する際のデータ転送経路であ
る。
【0036】次に動作について説明する。まず、ホスト
CPU31は、ホストメモリ32に格納されたプログラ
ムやデータをホストバス34から受信して所定の処理を
実行するものであるが、その処理内容によっては多数の
デバイスをホストバス34に接続する必要を生じること
がある。しかし、ホストバス34の電気的特性を考慮す
ると単一のバスに多数のデバイスを接続するのが困難で
あるため、図1に示すように、ホストブリッジ33やバ
スブリッジ36〜39を用いてバスを階層化して、バス
を電気的に分離し(図1では幹線バス35を上位バスと
し、支線バス40〜43を下位バスとしている)、多数
のデバイス44〜51を接続できるようにしている。
【0037】このようにして、多数のデバイス44〜5
1が支線バス40〜43に接続されるが、例えば、ホス
トCPU31がデバイス48にデータを転送する場合
は、図1に示すように、データ転送経路Fを通って、ホ
ストCPU31からデバイス48にデータが転送され
る。具体的に説明すると、ホストCPU31がデバイス
48に対するデータ転送をホストバス34に発行する
と、ホストブリッジ33がホストバス34のバスアクセ
スを検出するとともに、そのデータの転送先アドレスを
検出する。そして、そのデータの転送先アドレスが、幹
線バス35又は支線バス40等に対するアドレスである
場合は、ホストブリッジ33が幹線バス35にバスサイ
クルを発行し、ホストバス34と幹線バス35を接続す
る。
【0038】このようにして、ホストバス34と幹線バ
ス35が接続されると、バスブリッジ36〜39が幹線
バス35のバスアクセスを検出するとともに、そのデー
タの転送先アドレスを検出する。そして、そのデータの
転送先アドレスが、支線バス42に対するアドレスであ
る場合は、バスブリッジ38が支線バス42にバスサイ
クルを発行し、幹線バス35と支線バス42を接続す
る。これにより、ホストCPU31とデバイス48が、
ホストバス34と幹線バス35と支線バス42を介して
接続され、ホストCPU31からデバイス48にデータ
が転送されることになる。
【0039】次に、デバイス44〜51のうち、例え
ば、デバイス51がホストメモリ32にデータを転送す
る場合は、図1に示すように、データ転送経路Gを通っ
て、デバイス51からホストメモリ32にデータが転送
される。具体的に説明すると、デバイス51がホストメ
モリ32に対するデータ転送を支線バス43に発行する
と、バスブリッジ39が支線バス43のバスアクセスを
検出するとともに、そのデータの転送先アドレスを検出
する。そして、そのデータの転送先アドレスが、幹線バ
ス35,ホストバス34又は支線バス40等に対するア
ドレスである場合は、バスブリッジ39が幹線バス35
にバスサイクルを発行し、支線バス43と幹線バス35
を接続する。
【0040】このようにして、支線バス43と幹線バス
35が接続されると、ホストブリッジ33及びバスブリ
ッジ36〜38が幹線バス35のバスアクセスを検出す
るとともに、そのデータの転送先アドレスを検出する。
そして、そのデータの転送先アドレスが、ホストバス3
4に対するアドレスである場合は、ホストブリッジ33
がホストバス34にバスサイクルを発行し、幹線バス3
5とホストバス34を接続する。これにより、デバイス
51とホストメモリ32が、支線バス43と幹線バス3
5とホストバス34を介して接続され、デバイス51か
らホストメモリ32にデータが転送されることになる。
【0041】次に、デバイス44〜51のうち、例え
ば、デバイス45がデバイス46にデータを転送する場
合は、図1に示すように、データ転送経路Hを通って、
デバイス45からデバイス46にデータが転送される。
具体的に説明すると、デバイス45がデバイス46に対
するデータ転送を支線バス40に発行すると、バスブリ
ッジ36及びバイパス回路52が支線バス40のバスア
クセスを検出するとともに、そのデータの転送先アドレ
スを検出する。そして、そのデータの転送先アドレス
が、支線バス41に対するアドレスである場合は、バイ
パス回路52が支線バス41にバスサイクルを発行し、
支線バス40と支線バス41を接続する。これにより、
デバイス45とデバイス46が、支線バス40と支線バ
ス41を介して接続され、デバイス45からデバイス4
6にデータが転送されることになる。
【0042】以上で明らかなように、この実施の形態1
によれば、支線バス40に接続されたデバイス44,4
5と支線バス41に接続されたデバイス46,47間で
データ転送を実施する際、支線バス40と支線バス41
を接続するバイパス回路52を設けるように構成したの
で、幹線バス35を経由する必要がなくなり、その結
果、幹線バス35の負荷を軽減してシステムのボトルネ
ックを解消することができる効果を奏する。また、複数
のバスブリッジ36,37を経由する必要がないため、
異なる支線バスに接続されたデバイス間のデータ転送の
高速化を図ることができる効果も奏する。
【0043】実施の形態2.図2はこの発明の実施の形
態2によるバスシステムを示す構成図であり、図におい
て、図1と同一符号は同一又は相当部分を示すので説明
を省略する。53は支線バス42に接続されたデバイス
48,49と支線バス43に接続されたデバイス50,
51間でデータ転送を実施する際、支線バス42と支線
バス43を接続するバイパス回路である。また、Jはデ
バイス49がデバイス50にデータを転送する際のデー
タ転送経路である。
【0044】次に動作について説明する。上記実施の形
態1では、支線バス40と支線バス41を接続するバイ
パス回路52を設けたものについて示したが、図2に示
すように、バイパス回路52の他に、支線バス42と支
線バス43を接続するバイパス回路53を設けるように
してもよい。これにより、例えば、デバイス45からデ
バイス46に対するデータ転送と、デバイス49からデ
バイス50に対するデータ転送を同時に実施することが
可能になる効果を奏する。
【0045】実施の形態3.図3はこの発明の実施の形
態3によるバスシステムを示す構成図であり、図におい
て、図1と同一符号は同一又は相当部分を示すので説明
を省略する。54はデータ転送を実施するデバイスに応
じて接続対象の支線バスを切り換えるとともに、複数の
デバイスが同時に他のデバイスにデータを転送する場合
には、同時に複数の支線バス間の接続を実施するバイパ
ス回路であり、バイパス回路54は例えばクロスバース
イッチ等から構成されている。また、Kはデバイス45
がデバイス46にデータを転送する際のデータ転送経
路、Lはデバイス49がデバイス50にデータを転送す
る際のデータ転送経路である。
【0046】次に動作について説明する。上記実施の形
態2では、バイパス回路52は、支線バス40と支線バ
ス41間の接続のみを固定的に実施し、バイパス回路5
3は、支線バス42と支線バス43間の接続のみを固定
的に実施するものについて示したが、図3に示すよう
に、データ転送を実施するデバイスに応じて接続対象の
支線バスを切り換えるバイパス回路54を設けるように
してもよい。
【0047】即ち、パイパス回路54は、デバイス45
のデータ転送先がデバイス46である場合には、図3に
示すように、支線バス40と支線バス41を接続する
が、デバイス45のデータ転送先がデバイス51である
場合には、支線バス40と支線バス43を接続するよう
にしてもよい(図示せず)。また、パイパス回路54
は、図3に示すように、デバイス45からデバイス46
に対するデータ転送と、デバイス49からデバイス50
に対するデータ転送が同時に発生した場合には、支線バ
ス40と支線バス41を接続すると同時に、支線バス4
2と支線バス43を接続する。ただし、ここでいう同時
とは、接続時間が厳密に一致しているという意味ではな
く、支線バスを接続する時間が一部重複しているという
意味である。
【0048】以上で明らかなように、この実施の形態3
によれば、データ転送を実施するデバイスに応じて接続
対象の支線バスを切り換えるように構成したので、複数
のバイパス回路を設けることなく、任意のデバイス間の
データ転送を実施することができる効果を奏する。ま
た、同時に複数の支線バス間の接続を実施するように構
成したので、複数のバイパス回路を設けることなく、複
数のデータ転送を同時に実施することができる効果を奏
する。
【0049】実施の形態4.図4はこの発明の実施の形
態4によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。55はデバイス44,45から支線
バス40に出力されたデータの転送先アドレスを検出
し、そのアドレスが支線バス41に接続されたデバイス
46,47のアドレスである場合には、バイパス指示信
号を出力するアドレスデコーダ、56はデバイス46,
47から支線バス41に出力されたデータの転送先アド
レスを検出し、そのアドレスが支線バス40に接続され
たデバイス44,45のアドレスである場合には、バイ
パス指示信号を出力するアドレスデコーダ、57はアド
レスデコーダ55,56からバイパス指示信号が出力さ
れると、支線バス40と支線バス41を接続するバイパ
ス回路である。
【0050】次に動作について説明する。上記実施の形
態1では、バイパス回路52がデータの転送先アドレス
を検出するものについて示したが、図4に示すように、
アドレスデコーダ55,56がデータの転送先アドレス
を検出するとともに、その検出結果に応じてバイパス指
示信号を出力し、バイパス回路57がアドレスデコーダ
55,56からバイパス指示信号を受けたとき支線バス
40と支線バス41を接続するようにしてもよい。これ
により、上記実施の形態1と同様の効果を奏することが
できる。
【0051】実施の形態5.図5はこの発明の実施の形
態5によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。58はデバイス44〜47からバイ
パス指示信号(支線バスのアクセス要求)を受信したと
き、支線バス40と支線バス41を接続するバイパス回
路である。
【0052】次に動作について説明する。上記実施の形
態1では、バイパス回路52がデータの転送先アドレス
を検出して、支線バス40と支線バス41を接続するも
のについて示したが、図5に示すように、デバイス44
〜47がデータを転送する際に出力するバイパス指示信
号をバイパス回路58が受信したとき、支線バス40と
支線バス41を接続するようにしてもよく、上記実施の
形態1と同様の効果を奏する。
【0053】実施の形態6.図6はこの発明の実施の形
態6によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。59はバイパス回路52を経由する
データ転送と、その他のデータ転送が同一の支線バス4
0を重複使用する場合、バイパス回路52を経由するデ
ータ転送に対して一定以上の転送性能を確保する転送確
保手段であり、転送確保手段59はバイパス回路52を
経由するデータ転送のデータ量が所定量に到達するまで
はデータ転送のデータ量に制限を加えずに、データ転送
を許可する。また、Mはデバイス44がホストメモリ3
2にデータを転送する際のデータ転送経路である。
【0054】次に動作について説明する。バイパス回路
52を経由するデータ転送と、その他のデータ転送が同
一の支線バス40を重複使用する場合、通常、双方のデ
ータ転送が同時に支線バス40を使用することができ
ず、例えば、ある一定のデータ量を転送するごとに、交
互に支線バス40を使用して双方のデータ転送が順次実
施される。しかし、従来は1回のデータ転送で転送する
ことができるデータ量が特に設定されていないため、バ
イパス回路52を経由するデータ転送の1回のデータ量
が極めて少なくなる場合が生じる。従って、バイパス回
路52を経由するデータ転送がリアルタイム性を要求さ
れる場合には、データの遅延を原因とする不具合を生じ
る可能性がある。
【0055】そこで、この実施の形態6では、転送確保
手段59が、バイパス回路52を経由するデータ転送
と、バスブリッジ36を経由するデータ転送が支線バス
40を使用する割合を設定することにより、バイパス回
路52を経由するデータ転送のデータ量が所定量に到達
するまではデータ転送のデータ量に制限を加えずに、デ
ータ転送を許可するようにしている。これにより、バイ
パス回路52を経由するデータ転送のデータ転送容量が
十分に確保され、リアルタイム性が要求されるデータ転
送にも対応することができる効果を奏する。
【0056】実施の形態7.図7はこの発明の実施の形
態7によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。60はバイパス回路52を経由しな
いデータ転送(例えば、バスブリッジ36を経由するデ
ータ転送や、デバイス44とデバイス45間のデータ転
送)が支線バス40を使用する割合を一定値以下に制限
するバス制御回路(転送確保手段)である。
【0057】次に動作について説明する。上記実施の形
態6では、転送確保手段59が、バイパス回路52を経
由するデータ転送と、バスブリッジ36を経由するデー
タ転送が支線バス40を使用する割合を設定するものに
ついて示したが、図7に示すように、バス制御回路60
が、バスブリッジ36を経由するデータ転送が支線バス
40を使用する割合を一定値以下に制限することによ
り、間接的に、バイパス回路52を経由するデータ転送
のデータ転送容量が十分に確保されるようにしてもよ
い。これにより、上記実施の形態6と同様の効果を奏す
ることができる。
【0058】実施の形態8.図8はこの発明の実施の形
態8によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。61は支線バス40の使用を許可す
るとき、デバイス44,45にバスのアクセス権を発行
するバスアービタ(転送確保手段)である。
【0059】次に動作について説明する。上記実施の形
態7では、バス制御回路60が、バスブリッジ36を経
由するデータ転送が支線バス40を使用する割合を一定
値以下に制限するものについて示したが、図8に示すよ
うに、バスアービタ61が、バスブリッジ36を経由す
るデータ転送が支線バス40を使用する割合を一定値以
下に制限するようにしてもよい。
【0060】即ち、バスアービタ61は、デバイス4
4,45から支線バス40のアクセス要求を受けると、
バスのアクセス権の発行を意味するアクセス許可信号を
デバイス44,45に出力するが、例えば、デバイス4
4によるバスブリッジ36経由のデータ転送の支線バス
40を使用する割合が一定値を越えると、デバイス44
に対するアクセス許可信号の出力を停止することにより
(デバイス44はアクセス許可信号の出力が停止する
と、データ転送を中断する)、間接的に、バイパス回路
52を経由するデータ転送のデータ転送容量が十分に確
保されるようにしてもよい。これにより、上記実施の形
態7と同様の効果を奏することができる。
【0061】実施の形態9.図9はこの発明の実施の形
態9によるバスシステムの一部を示す構成図であり、図
において、図1と同一符号は同一又は相当部分を示すの
で説明を省略する。62はバイパス回路52を経由する
データ転送のデータ量が所定量に到達するまではデータ
転送のデータ量に制限を加えずに、データ転送を許可す
るバイパス制御回路(転送確保手段)である。
【0062】次に動作について説明する。上記実施の形
態7では、バス制御回路60が、バスブリッジ36を経
由するデータ転送が支線バス40を使用する割合を一定
値以下に制限するものについて示したが、図9に示すよ
うに、バイパス制御回路62をバイパス回路52に内蔵
し、バイパス制御回路62が、バイパス回路52を経由
するデータ転送のデータ量が所定量に到達するまではデ
ータ転送のデータ量に制限を加えずに、データ転送を許
可するようにしてもよい。これにより、上記実施の形態
7と同様の効果を奏することができる。
【0063】実施の形態10.上記実施の形態1から実
施の形態9では、支線バス40,41の仕様については
特に言及していないが、図10に示すように、PCI
Special Interest Groupが標準
化する業界標準のPCI仕様に準拠したPCIバス6
3,64を用いて支線バスを構成するようにしてもよ
い。これにより、安価で入手が容易なPCI対応のデバ
イスを支線バスに接続することができる効果を奏する。
【0064】実施の形態11.上記実施の形態1から実
施の形態9では、バイパス回路52の仕様については特
に言及していないが、図11に示すように、業界標準の
PCI仕様に準拠したPCI−to−PCIブリッジ6
5を用いてバイパス回路を構成するようにしてもよい。
これにより、安価で入手が容易なPCI−to−PCI
ブリッジ65を用いてバイパス回路を構成することがで
きるため、バスシステムを容易かつ安価に構成すること
ができる効果を奏する。
【0065】実施の形態12.上記実施の形態1から実
施の形態11では、デバイス44等を支線バス40等に
接続する接続方法については特に言及していないが、図
12に示すように、デバイス44等を搭載した拡張基板
66等のコネクタ66a等をシステムの拡張スロット
(コネクタ)に挿入することにより、デバイス44等を
支線バス40等に接続するようにしてもよい。これによ
り、デバイスの交換を容易に実施することができるた
め、必要に応じてシステム構成を変更することができる
効果を奏する。
【0066】実施の形態13.上記実施の形態1から実
施の形態12では、バイパス回路52の設置方法につい
ては特に言及していないが、図13に示すように、バイ
パス回路52を搭載した拡張基板70のコネクタ70
a,70bをシステムの拡張スロット(コネクタ)に挿
入することにより、バイパス回路52を支線バス40と
支線バス41の間に設置するようにしてもよい。これに
より、必要に応じてバイパス回路52を容易に着脱する
ことができるようになり、システム構成を柔軟に変更す
ることができる効果を奏する。
【0067】実施の形態14.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図14に示すように、ネットワーク通信デバイス7
1からバイパス回路52を経由してネットワーク通信デ
バイス72にデータを転送するようにしてもよい。これ
により、リアルタイム性が要求されるネットワークルー
タ等のネットワーク通信デバイスが処理を実行するに際
し、ネットワーク通信データをリアルタイムに転送する
ことができる効果を奏する。
【0068】実施の形態15.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図15に示すように、ディスク制御デバイス73か
らバイパス回路52を経由してディスク制御デバイス7
4にデータを転送するようにしてもよい。これにより、
例えば、ディスク制御デバイス73が、ディスクデータ
をディスク制御デバイス74にコピーするに際し、ディ
スクデータをリアルタイムに転送することができる効果
を奏する。
【0069】実施の形態16.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図16に示すように、画像入出力デバイス75から
バイパス回路52を経由して画像入出力デバイス76に
データを転送するようにしてもよい。これにより、ビデ
オ表示システム等を構築する画像入出力デバイス75と
画像入出力デバイス76間で、画像データをリアルタイ
ムに転送することができる効果を奏する。
【0070】実施の形態17.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図17に示すように、ネットワーク通信デバイス7
1とディスク制御デバイス74間のデータ転送をバイパ
ス回路52を経由して実施するようにしてもよい。これ
により、ファイルサーバ等を構築するネットワーク通信
デバイス71とディスク制御デバイス74間で、データ
をリアルタイムに転送することができる効果を奏する。
【0071】実施の形態18.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図18に示すように、ディスク制御デバイス73と
画像入出力デバイス76間のデータ転送をバイパス回路
52を経由して実施するようにしてもよい。これによ
り、画像データの蓄積システムや検索システム等を構築
するディスク制御デバイス73と画像入出力デバイス7
6間で、データをリアルタイムに転送することができる
効果を奏する。
【0072】実施の形態19.上記実施の形態1から実
施の形態13では、バイパス回路経由のデータ転送を実
施するデバイスの種類については特に言及していない
が、図19に示すように、画像入出力デバイス75とネ
ットワーク通信デバイス72間のデータ転送をバイパス
回路52を経由して実施するようにしてもよい。これに
より、ビデオ監視システム等を構築する画像入出力デバ
イス75とネットワーク通信デバイス72間で、データ
をリアルタイムに転送することができる効果を奏する。
【0073】
【発明の効果】以上のように、この発明によれば、異な
る下位バスに接続されたデバイス間のデータ転送を実施
する際、送信側のデバイスが接続された下位バスと受信
側のデバイスが接続された下位バスを接続するバイパス
回路を設けるように構成したので、上位バスを経由する
必要がなくなり、その結果、上位バスの負荷を軽減して
システムのボトルネックを解消することができる効果が
ある。また、複数のバスブリッジを経由する必要がない
ため、異なる下位バスに接続されたデバイス間のデータ
転送の高速化を図ることができる効果もある。
【0074】この発明によれば、下位バスが3以上ある
場合には、複数のバイパス回路を備えるように構成した
ので、複数のデータ転送を同時に実施することができる
効果がある。
【0075】この発明によれば、データ転送を実施する
デバイスに応じて接続対象の下位バスを切り換えるよう
に構成したので、複数のバイパス回路を設けることな
く、任意のデバイス間のデータ転送を実施することがで
きる効果がある。
【0076】この発明によれば、同時に複数の下位バス
間の接続を実施するように構成したので、複数のデータ
転送を同時に実施することができる効果がある。
【0077】この発明によれば、デバイスから下位バス
に出力されたデータの転送先アドレスを検出し、その検
出結果に応じてバイパス回路を制御するアドレスデコー
ダを設けるように構成したので、上位バスの負荷を軽減
してシステムのボトルネックを解消することができると
ともに、異なる支線バスに接続されたデバイス間のデー
タ転送の高速化を図ることができる効果がある。
【0078】この発明によれば、デバイスから下位バス
のアクセス要求を受信したとき、送信側のデバイスが接
続された下位バスと受信側のデバイスが接続された下位
バスを接続するように構成したので、上位バスの負荷を
軽減してシステムのボトルネックを解消することができ
るとともに、異なる支線バスに接続されたデバイス間の
データ転送の高速化を図ることができる効果がある。
【0079】この発明によれば、バイパス回路を経由す
るデータ転送と、その他のデータ転送が同一の下位バス
を重複使用する場合、バイパス回路を経由するデータ転
送に対して一定以上の転送性能を確保する転送確保手段
を設けるように構成したので、バイパス回路を経由する
データ転送のデータ転送容量が十分に確保され、リアル
タイム性が要求されるデータ転送にも対応することがで
きる効果がある。
【0080】この発明によれば、バイパス回路を経由す
るデータ転送のデータ量が所定量に到達するまではデー
タ転送のデータ量に制限を加えないように構成したの
で、バイパス回路を経由するデータ転送のデータ転送容
量が十分に確保され、リアルタイム性が要求されるデー
タ転送にも対応することができる効果がある。
【0081】この発明によれば、バイパス回路を経由し
ないデータ転送が下位バスを使用する割合を一定値以下
に制限するように構成したので、間接的に、バイパス回
路を経由するデータ転送のデータ転送容量が十分に確保
され、リアルタイム性が要求されるデータ転送にも対応
することができる効果がある。
【0082】この発明によれば、下位バスの使用を許可
するとき、デバイスにバスのアクセス権を発行するバス
アービタを用いて転送確保手段を構成するようにしたの
で、バイパス回路を経由するデータ転送のデータ転送容
量が十分に確保され、リアルタイム性が要求されるデー
タ転送にも対応することができる効果がある。
【0083】この発明によれば、転送確保手段をバイパ
ス回路に備えるように構成したので、バイパス回路を経
由するデータ転送のデータ転送容量が十分に確保され、
リアルタイム性が要求されるデータ転送にも対応するこ
とができる効果がある。
【0084】この発明によれば、PCI仕様に準拠した
PCIバスを用いて下位バスを構成するようにしたの
で、安価で入手が容易なPCI対応のデバイスを下位バ
スに接続することができる効果がある。
【0085】この発明によれば、PCI仕様に準拠した
PCI−to−PCIブリッジを用いてバイパス回路を
備えるようにしたので、バスシステムを容易かつ安価に
構成することができる効果がある。
【0086】この発明によれば、下位バスに対してデバ
イスを挿抜自在に接続するようにしたので、デバイスの
交換を容易に実施することができるようになり、必要に
応じてシステム構成を変更することができる効果があ
る。
【0087】この発明によれば、下位バス間にバイパス
回路を挿抜自在に設置するようにしたので、必要に応じ
てバイパス回路を容易に着脱することができるようにな
り、システム構成を柔軟に変更することができる効果が
ある。
【0088】この発明によれば、ネットワーク通信デバ
イスから他のネットワーク通信デバイスにデータを転送
する際にバイパス回路を経由するように構成したので、
ネットワーク通信データをリアルタイムに転送すること
ができる効果がある。
【0089】この発明によれば、ディスク制御デバイス
から他のディスク制御デバイスにデータを転送する際に
バイパス回路を経由するように構成したので、ディスク
データ等をリアルタイムに転送することができる効果が
ある。
【0090】この発明によれば、画像入出力デバイスか
ら他の画像入出力デバイスにデータを転送する際にバイ
パス回路を経由するように構成したので、画像データ等
をリアルタイムに転送することができる効果がある。
【0091】この発明によれば、ネットワーク通信デバ
イスとディスク制御デバイス間のデータ転送をバイパス
回路経由で実施するように構成したので、ネットワーク
通信デバイスとディスク制御デバイス間で、データをリ
アルタイムに転送することができる効果がある。
【0092】この発明によれば、ディスク制御デバイス
と画像入出力デバイス間のデータ転送をバイパス回路経
由で実施するように構成したので、ディスク制御デバイ
スと画像入出力デバイス間で、データをリアルタイムに
転送することができる効果がある。
【0093】この発明によれば、画像入出力デバイスと
ネットワーク通信デバイス間のデータ転送をバイパス回
路経由で実施するように構成したので、画像入出力デバ
イスとネットワーク通信デバイス間で、データをリアル
タイムに転送することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるバスシステム
を示す構成図である。
【図2】 この発明の実施の形態2によるバスシステム
を示す構成図である。
【図3】 この発明の実施の形態3によるバスシステム
を示す構成図である。
【図4】 この発明の実施の形態4によるバスシステム
の一部を示す構成図である。
【図5】 この発明の実施の形態5によるバスシステム
の一部を示す構成図である。
【図6】 この発明の実施の形態6によるバスシステム
の一部を示す構成図である。
【図7】 この発明の実施の形態7によるバスシステム
の一部を示す構成図である。
【図8】 この発明の実施の形態8によるバスシステム
の一部を示す構成図である。
【図9】 この発明の実施の形態9によるバスシステム
の一部を示す構成図である。
【図10】 この発明の実施の形態10によるバスシス
テムの一部を示す構成図である。
【図11】 この発明の実施の形態11によるバスシス
テムの一部を示す構成図である。
【図12】 この発明の実施の形態12によるバスシス
テムの一部を示す構成図である。
【図13】 この発明の実施の形態13によるバスシス
テムの一部を示す構成図である。
【図14】 この発明の実施の形態14によるバスシス
テムの一部を示す構成図である。
【図15】 この発明の実施の形態15によるバスシス
テムの一部を示す構成図である。
【図16】 この発明の実施の形態16によるバスシス
テムの一部を示す構成図である。
【図17】 この発明の実施の形態17によるバスシス
テムの一部を示す構成図である。
【図18】 この発明の実施の形態18によるバスシス
テムの一部を示す構成図である。
【図19】 この発明の実施の形態19によるバスシス
テムの一部を示す構成図である。
【図20】 従来のバスシステムを示す構成図である。
【符号の説明】
35 幹線バス(上位バス)、36〜39 バスブリッ
ジ、40〜43 支線バス(下位バス)、44〜51
デバイス、52,53,54,57,58 バイパス回
路、55,56 アドレスデコーダ、59 転送確保手
段、60 バス制御回路(転送確保手段)、61 バス
アービタ(転送確保手段)、62 バイパス制御回路
(転送確保手段)、63,64 PCIバス、65 P
CI−to−PCIブリッジ、71,72 ネットワー
ク通信デバイス、73,74 ディスク制御デバイス、
75,76 画像入出力デバイス。

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 デバイスが接続された複数の下位バス
    と、上記複数の下位バスとバスブリッジを介して接続さ
    れた上位バスと、異なる下位バスに接続されたデバイス
    間のデータ転送を実施する際、送信側のデバイスが接続
    された下位バスと受信側のデバイスが接続された下位バ
    スを接続するバイパス回路とを備えたバスシステム。
  2. 【請求項2】 下位バスが3以上ある場合には、複数の
    バイパス回路を備えることを特徴とする請求項1記載の
    バスシステム。
  3. 【請求項3】 バイパス回路は、データ転送を実施する
    デバイスに応じて接続対象の下位バスを切り換えること
    を特徴とする請求項1記載のバスシステム。
  4. 【請求項4】 バイパス回路は、同時に複数の下位バス
    間の接続を実施することを特徴とする請求項3記載のバ
    スシステム。
  5. 【請求項5】 デバイスから下位バスに出力されたデー
    タの転送先アドレスを検出し、その検出結果に応じてバ
    イパス回路を制御するアドレスデコーダを設けたことを
    特徴とする請求項1記載のバスシステム。
  6. 【請求項6】 バイパス回路は、デバイスから下位バス
    のアクセス要求を受信したとき、送信側のデバイスが接
    続された下位バスと受信側のデバイスが接続された下位
    バスを接続することを特徴とする請求項1記載のバスシ
    ステム。
  7. 【請求項7】 バイパス回路を経由するデータ転送と、
    その他のデータ転送が同一の下位バスを重複使用する場
    合、バイパス回路を経由するデータ転送に対して一定以
    上の転送性能を確保する転送確保手段を設けたことを特
    徴とする請求項1記載のバスシステム。
  8. 【請求項8】 転送確保手段は、バイパス回路を経由す
    るデータ転送のデータ量が所定量に到達するまではデー
    タ転送のデータ量に制限を加えないことを特徴とする請
    求項7記載のバスシステム。
  9. 【請求項9】 転送確保手段は、バイパス回路を経由し
    ないデータ転送が下位バスを使用する割合を一定値以下
    に制限することを特徴とする請求項7記載のバスシステ
    ム。
  10. 【請求項10】 下位バスの使用を許可するとき、デバ
    イスにバスのアクセス権を発行するバスアービタを用い
    て転送確保手段を構成することを特徴とする請求項7記
    載のバスシステム。
  11. 【請求項11】 転送確保手段をバイパス回路に備えた
    ことを特徴とする請求項7記載のバスシステム。
  12. 【請求項12】 PCI仕様に準拠したPCIバスを用
    いて下位バスを構成することを特徴とする請求項1から
    請求項11のうちのいずれか1項記載のバスシステム。
  13. 【請求項13】 PCI仕様に準拠したPCI−to−
    PCIブリッジを用いてバイパス回路を構成することを
    特徴とする請求項1から請求項12のうちのいずれか1
    項記載のバスシステム。
  14. 【請求項14】 下位バスに対してデバイスを挿抜自在
    に接続することを特徴とする請求項1から請求項13の
    うちのいずれか1項記載のバスシステム。
  15. 【請求項15】 下位バス間にバイパス回路を挿抜自在
    に設置することを特徴とする請求項1から請求項14の
    うちのいずれか1項記載のバスシステム。
  16. 【請求項16】 ネットワーク通信デバイスから他のネ
    ットワーク通信デバイスにデータを転送する際にバイパ
    ス回路を経由することを特徴とする請求項1から請求項
    15のうちのいずれか1項記載のバスシステム。
  17. 【請求項17】 ディスク制御デバイスから他のディス
    ク制御デバイスにデータを転送する際にバイパス回路を
    経由することを特徴とする請求項1から請求項15のう
    ちのいずれか1項記載のバスシステム。
  18. 【請求項18】 画像入出力デバイスから他の画像入出
    力デバイスにデータを転送する際にバイパス回路を経由
    することを特徴とする請求項1から請求項15のうちの
    いずれか1項記載のバスシステム。
  19. 【請求項19】 ネットワーク通信デバイスとディスク
    制御デバイス間のデータ転送をバイパス回路経由で実施
    することを特徴とする請求項1から請求項15のうちの
    いずれか1項記載のバスシステム。
  20. 【請求項20】 ディスク制御デバイスと画像入出力デ
    バイス間のデータ転送をバイパス回路経由で実施するこ
    とを特徴とする請求項1から請求項15のうちのいずれ
    か1項記載のバスシステム。
  21. 【請求項21】 画像入出力デバイスとネットワーク通
    信デバイス間のデータ転送をバイパス回路経由で実施す
    ることを特徴とする請求項1から請求項15のうちのい
    ずれか1項記載のバスシステム。
JP2760298A 1998-02-09 1998-02-09 バスシステム Pending JPH11232212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2760298A JPH11232212A (ja) 1998-02-09 1998-02-09 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2760298A JPH11232212A (ja) 1998-02-09 1998-02-09 バスシステム

Publications (1)

Publication Number Publication Date
JPH11232212A true JPH11232212A (ja) 1999-08-27

Family

ID=12225483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2760298A Pending JPH11232212A (ja) 1998-02-09 1998-02-09 バスシステム

Country Status (1)

Country Link
JP (1) JPH11232212A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147697A (ja) * 2007-12-14 2009-07-02 Ricoh Co Ltd 画像形成装置
JP2015222487A (ja) * 2014-05-22 2015-12-10 ヤマハ株式会社 Dmaコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147697A (ja) * 2007-12-14 2009-07-02 Ricoh Co Ltd 画像形成装置
JP2015222487A (ja) * 2014-05-22 2015-12-10 ヤマハ株式会社 Dmaコントローラ

Similar Documents

Publication Publication Date Title
US7917658B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
US7698483B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
US7953074B2 (en) Apparatus and method for port polarity initialization in a shared I/O device
US7219183B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US8102843B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US7188209B2 (en) Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US7174413B2 (en) Switching apparatus and method for providing shared I/O within a load-store fabric
US7782893B2 (en) Method and apparatus for shared I/O in a load/store fabric
CN100579108C (zh) 一种远程密钥验证的方法和主机结构适配器
EP1950666B1 (en) Method and apparatus for shared I/O in a load/store fabric
US7706372B2 (en) Method and apparatus for shared I/O in a load/store fabric
EP1730646B1 (en) Shared input/output load-store architecture
US6816938B2 (en) Method and apparatus for providing a modular system on-chip interface
US7162546B2 (en) Reordering unrelated transactions from an ordered interface
US6397356B1 (en) Alternative path control system and method
US20050273540A1 (en) Interrupt handling system
US7370127B2 (en) High-speed internal bus architecture for an integrated circuit
JPH11232212A (ja) バスシステム
JPH09212448A (ja) 情報処理システム
US5740452A (en) System for passing Industry Standard Architecture (ISA) legacy interrupts across Peripheral Component Interconnect (PCI) connectors and methods therefor
KR20090012128A (ko) 전송 장치, 전송 장치를 갖는 정보 처리 장치 및 제어 방법
US20020075860A1 (en) High density serverlets utilizing high speed data bus
JPH07104795B2 (ja) エラ−検出方式
JP2001027920A (ja) バスブリッジ回路及びそのパワーマネージメント方法
JPH04170664A (ja) マイクロプロセッサ装置