CS200949B1 - Zapojení obvodů pro kompenzaci rušivých fázových změn - Google Patents

Zapojení obvodů pro kompenzaci rušivých fázových změn Download PDF

Info

Publication number
CS200949B1
CS200949B1 CS914578A CS914578A CS200949B1 CS 200949 B1 CS200949 B1 CS 200949B1 CS 914578 A CS914578 A CS 914578A CS 914578 A CS914578 A CS 914578A CS 200949 B1 CS200949 B1 CS 200949B1
Authority
CS
Czechoslovakia
Prior art keywords
time
input
output
decoder
correction
Prior art date
Application number
CS914578A
Other languages
English (en)
Inventor
Oldrich Pekarek
Original Assignee
Oldrich Pekarek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oldrich Pekarek filed Critical Oldrich Pekarek
Priority to CS914578A priority Critical patent/CS200949B1/cs
Publication of CS200949B1 publication Critical patent/CS200949B1/cs

Links

Landscapes

  • Electric Clocks (AREA)

Description

Vynález ee týká zapojení obvodů pro kompenzaci rušivých fázových změn vznikajících vzájemným působením sousedních zmagnetovanýoh elementů magnetického nosiče.
Tyto rušivá fázová změny ovlivňují nežádoucím způsobem růst chybovosti při dekódování dat zapsaných toohnikou fázového kódování. Zkreslení polohy fázových změn, která jsou nositelem infoxmaoe na magnetickém nosiči, vyvolaná vzájemnou interakcí sousedních zmagnetovanýoh elementů nosiče, je vedle kolísání rychlosti nosiče hlavní příčinou chybovosti všeoh dekódovacích zařízení pro systémy s fázovým kódováním. Tyto fázové poruchy tohoto typu nejsou však z hlediska svého výskytu úplně náhodná a pro jejich vznik platí jednoduchý známý algoritmus. Ha druhá straně však velikost fázová poruchy má charakter náhodná veličiny.
Známá konstrukoe zařízení pro dekódování fázově kódovaného signálu řeší úspěšně ošetření dat zatíženýoh fázovou chybou tak, že ve větších a nákladnějších systémech jsou užívány korekční obvody na bázi fázových závěsů umožňujících provádět korekee sledovacího intervalu. Tento přístup je svým rozsahem poměrně málo adekvátní malým paměťovým systémům určeným k užití u minipočítačů, měřících ústředen apod·, kde podstatnou roli hraje výše pořizovacích nákladů.
200 949
200 040 . 2 Mnohé e těchto nevýhod odstraňuje zapojení pro kompenzaci rušivých fázovýoh změn podle vynálezu, jehož podstata spočívá v tom, že obsahuje dekodér času, zdroj signálu eoufázového chodu, zdroj impulsů významových změn, dekodér časových korekcí a zpožďovaoí obvod, přičemž počítaoí vstup přednaetavitelného čítače je napojen na výstup zdroje měrného kmitočtu, výstup zdroje impuleů významovýoh zmšn je napojen přes zpožďovací obvod na uvolňovací vstup přednaetavitelného čítače, na nulovaeí vstup klopného obvodu a na řídicí vstup bloku paměti, jehož datové vstupy jeou napojeny na příslušné výstupy časové informace dekodéru času· Nastavovaoí výstup dekodéru času je napojen na nastavovaoí vstup klopného obvodu, jehož výetup je napojen na vstup detekčního kanálu· Výstup signálu nastavení kladné korekce a výetup signálu nastavení záporné korekce bloku pamšti jsou napojeny na jim příslušné vstupy dekodéru korekcí, jehož výstupy jsou napojeny na jim odpovídající přednastavovaoí vstupy přednaetavitelného čítače, jehož výstupy jeou napojeny na jemu odpovídajíoí řídioí vstupy dekodéru času. Vstup blokování korekce dekodéru čapu Je napojen na výstup zdroJe signálu eoufázového ohodu.
Zapojení podle vynálezu nabízí funkšnš i ekonomicky přijatelné řešení kompenzace fázových poruch vzniklých vzájemnou interakcí zmagnetovanýoh elementů magnetlokého nosiče· Jeho výhodou je, že poměrně jednoduchými prostředky dosahuje plynulé korekce sledovacího intervalu v závislosti na okamžiku příchodu impulsu významové. změny v předcházejícím sledovacím intervalu· Stupen korekce je volitelný a nastavitelný.
Příklad zapojení podle vynálezu je znázorněn na připojeném výkresu, kde na obr· 1 je blokové schéma zapojení, na obr· 1a až 2d jsou grafy časových průběhu sledovacího intervalu a na obr· 3 je graf rozdělení eledovaoího intervalu na eledovaol zóny·
Počítaoí vstup přednaetavitelného,čítače 1 je napojen na vstup zdroje 2 měrného kmitočtu, výetup zdroje X impuleů významovýoh změn jo napojen přes zpožďovací obvod X na uvolňovaoí vstup přednaetavitelného čítače £, na nulovaeí vstup klopného obvodu £ a na řídicí vstup bloku 9 paměti, jehož datové vstupy jeou napojeny na přísluěné výstupy časové informace dekodéru £ času, nastavovací výstup dekodéru £ času jo napojen na nastavovací vstup klopného obvodu £, jehož výstup je napojen na vstup detekčního kanálu £, výetup signálu nastavení kladné korekos a výstup signálu nastavení záporné korekoe bloku 2 pamětí jsou napojeny na jim příslušné vstupy dekodéru korekcí, jehož výstupy 10,1 až 10.n jeou napojeny na jim odpovídajíoí přednastavovaoí vstupy 4.1 až jjj| přednaetavitelného čítače 1, jehož výstupy 11.1 až 11.n .1sou napojeny na jim odpovídajíoí řídioí vstupy 2.1 až 2.m dekodéru £ času·
Ba obr· 2a je příklad idealizovaného úseku fázově kódovaného signálu, kdo nositelem informace jsou výsnamové směny TC. jimž přechází podle potřeby pomooná změna ££· Polohy významovýoh změn VZ jsou časově ekvldlstantní· Ba obr· 2b Jo tentýž úsek fásově kódovaného signálu zakreslený s ohlod·* na vzájemnou interakci sousodníoh zmagnetovanýoh elementů aa magnetickém nosiči· Šipky saásorňují směr vychýlení jednotlivých změn vzhledem k idealizovanému průběhu·
200 9 4 t
- 3 Na ob r. 2c je zakreslen průběh sledovacího Intervalu W bez zavedení automatické korekce, na obr. 2d je zakreslen průběh sledovaného intervalu W po zavedení automatické korekce podle vynálezu a na obr* 3 jo časové rozdělení sledovacího intervalu na sledovací zóny H,N,L tak jak je uskutečněno pomocí dekodéru 2 času.
Zapojení podle vynálezu pracuje tak, že kondenzuje fázovou poruchu vzniklou vzájem nou Interakcí zmagnetováných sousedních elementů na magnetickém nosiči. Zapojení podle vynálezu řídí zpoždění dalšího sledovacího intervalu na základě polohy předcházejíoí významově fázové změny v předcházejícím sledovacím intervalu. Algoritmus, podle kterého zařízení pracuje, je tento: objeví-li se významová změna v sledovacím intervalu v předstihu, je nutno prodloužit zpoždění generace sledovacího intervalu následujícího. Obdobně, objeví-li se fázová významová změna opožděně v daném sledovacím intervalu, je nutno zkrátit zpoždění generace sledovacího intervalu následujícího. V zapojení podle obr. 1 přichází na počítači vstup přednastavitelného čítače 1. měrný kmitočet, který slouží k tvorbě potřebných časových intervalů a signálů k vytváření sledovacího intervalu. čítač sám je přednastavitelný. Na výstupu dekodéru 2 času jsou pak k dispozici· na nastavovacím výstupu Impuls počátku sledovacího intervalu a na výstupech časové informace tři na sebe navazující časově definované signály rozdělující sledovací interval do tří zón podle obr. 3. Významová změna přichází ve formě Impulsu na řídicí vstup bloku J paměti a zapíše do ní signál výstupů časové informace dekodéru £ času. Je tedy zapsána buď kombinace odpovídající ζόηδ H sledovacího intervalu, nebo zóně N sledová- , čího intervalu, nebo zóně L sledovacího intervalu, přičemž velikost těohto zón je volitelná· Po zápisu do bloku J paměti přichází impuls významové změny s nutným provozním zpožďěním daný zpožďovacím obvodem J na uvolňovací vstup přednastavitelného čítače £. Tento čítač počne znovu počítat od stavu, který je dán jeho přednastavením, které je vedle volby velikosti zón druhým volitelným prvkem. Smysl přednastavení přednastavitelného čítače £ je dán kombinací zapsanou do bloku J pamětí. Zvolíme-li například, že časová korekce bude ZSt n, pak kombinaci v bloku J paměti pro zónu H bude odpovídat nastavení -n, zóně N nastavení O a zóně Ji nastavení +n, kde n je počet period měrného kmitočtu. Prakticky to znamená, že v případě příchodu impulsu významové změny v dobš sledovací zóny H bude čítač čítat o n měrných period déle, než otevře nový sledovací interval. Obdobně tomu bude v případě zóny i, kdy čítač bude Čítat o n pe riod kratší dobu, než otevře nový sledovací interval.V případě £ zóny pracuje přednastavitelný čítač £ bez přednastavení. Signál soufázového chodu z výstupu zdroje 8 soufázového chodu blokuje funkoi dekodéru 2 času, pokud nedojde k doznění okrajových fázových změn na počátku preambule fázově kódovaného bloku dat a je generován obvody mimo toto zapojení. Po dobu blokování funkce dekodéru 2 času, je vyřazeno rozdělení sledovacího intervalu na sledovaoí zóny a přednastavení přednastavitelného čítače £ je rov ·'· no O. Signál sledovacího intervalu je odebírán z bistabilního klopného obvodu £, který
200 949
- 4 je naetaven impulsem počátku sledovacího intervalu a nulován dalším impulsem přiohásojíj oí významové změny» Tento signál sledovaoího intervalu slouží pak v dalšíoh obrodách detekoo fázově kódovaného signálu k výběru významových a potlačení pomocných změn. Tyto obvody nejsou součástí tohoto zapojení.
Zapojení podle vyšálenu je možno s výhodou použít k ošetření dat v okrajových oblastech sledovaoího intervalu při detekci fáaevě kódovaného signálu. Najde uplatnění zvláště u jednodušších paměťových systémů určených pro počítače nižších cenových kategorií·

Claims (1)

  1. PŘEDMĚT 7 ϊIí1Ϊ Z D
    ♦.
    Zapojení obrodů pro kompenzaci rullvýoh fásevýek ml* veaifcajíeíoh vzájemným působením sousedních zmagnetovanýoh eleewrtů sagaetiefcáh® nosiče, obsahující zdroj měrného kmitočtu, přednastavitelný čítač, Mek pamětí a bistabilaí «brod, vyznačený tím, že obsahuje dálo dekodér (2) času, adroj (8) signálu seofásováho -obědu, zdroj (7) impulsů významovýoh směn, dekodér (W časových kerefcoí a zpožďovací obrod (5), přičemž péčí tací vstup přednasteritelwtto Sítaie (1) je napojen ne vstup edroje (6) měrného kmitočtu, výstup sdreje (7) inpulwů výanaaovýoh aměa je napojen přee zpožďovací obrod (5) na uvolňovací vstup přednastavltelnébe čfbaže (1), na nulovací vstup klopného obvodu (4) a na řídloí vstup bloku (3) panští, jehož datová vetupy jsou nepojeny na příslušné výstupy časové informaoo dekodéru (2) času, nastavovací výstup dekodéru (2) času je napojen na nastavovací vstup klopného obvodu (4), jehož výstup je napojen na vstup detekčního kanálu a výstup signálu nastavení kladné korekce a výstup signálu nastavení záporné korekce bloku (3) pamětí Jsou napojeny na jim příslušné vstupy dekodéru (10) korekcí, jehož výstupy (10,1 až 10. a} jevu napo jeny sa jim odpoví dající přednastavovaoí vstupy (1.1 až 1.a) přodnastavitelného čítače (1), jehož výstupy 11.1 až 11.n) jsou napojeny na jemu odpovídající řídicí vstupy(2.1 až 2»n) dekodéru (2) času, vstup blokování korekce dekodéru (2) času je napojen na výetup zdroje (8) signálu soufázového chodu.
CS914578A 1978-12-29 1978-12-29 Zapojení obvodů pro kompenzaci rušivých fázových změn CS200949B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS914578A CS200949B1 (cs) 1978-12-29 1978-12-29 Zapojení obvodů pro kompenzaci rušivých fázových změn

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS914578A CS200949B1 (cs) 1978-12-29 1978-12-29 Zapojení obvodů pro kompenzaci rušivých fázových změn

Publications (1)

Publication Number Publication Date
CS200949B1 true CS200949B1 (cs) 1980-10-31

Family

ID=5442731

Family Applications (1)

Application Number Title Priority Date Filing Date
CS914578A CS200949B1 (cs) 1978-12-29 1978-12-29 Zapojení obvodů pro kompenzaci rušivých fázových změn

Country Status (1)

Country Link
CS (1) CS200949B1 (cs)

Similar Documents

Publication Publication Date Title
US2978680A (en) Precession storage delay circuit
US2961535A (en) Automatic delay compensation
GB1267582A (en) Digital electronic data processing systems
GB1487570A (en) Digital data compensation system
FR2189796B1 (cs)
JP2695535B2 (ja) タイマ入力制御回路及びカウンタ制御回路
GB867009A (en) Improvements in or relating to data insertion equipment
US3172091A (en) Digital tachometer
CS200949B1 (cs) Zapojení obvodů pro kompenzaci rušivých fázových změn
US4789959A (en) Delay circuit for a real time clock
US3597593A (en) Data conversion apparatus
CA1057849A (en) Data read-write apparatus for a magnetic recording medium
US3665424A (en) Buffer store with a control circuit for each stage
GB1103110A (en) Electrical apparatus
GB1451202A (en) Apparatus for detect phase encoded data being read from a data storage subsystem
GB856166A (en) Digital computers
USRE27812E (en) High density storage anx retrieval system
GB1228688A (cs)
SU1305635A1 (ru) Устройство дл управлени формированием массивов данных
SU1483449A1 (ru) Устройство дл сортировки чисел
SU1674063A1 (ru) Устройство дл программного управлени
JPS5454011A (en) Magnetic memory control device
JPS5829194A (ja) 情報処理装置
SU1589288A1 (ru) Устройство дл выполнени логических операций
RU1803905C (ru) Модульное устройство программного управлени и контрол