CS200934B1

CS200934B1 - Connection of the circuit for automatic reversion of the bi-directional counter

Info

Publication number: CS200934B1
Application number: CS861578A
Authority: CS
Inventors: Igor Holub
Original assignee: Igor Holub
Priority date: 1978-12-20
Filing date: 1978-12-20
Publication date: 1980-10-31

Description

Vynález se týká zapojení obvodu pro automatickou reverzaci vratného Čítače, který reaguje na nábšžnou hranu vstupního impulsu.BACKGROUND OF THE INVENTION The present invention relates to a circuit for an automatic reversing counter which responds to the leading edge of an input pulse.

Dosud známé koncepce srovnatelných a účelem stejných řešení vždy vyžadují použití zpožďovacích členů. Tato skutečnost však znamená snížení mezní frekvence čítače a snížení spolehlivosti zařízení.Hitherto known concepts of comparable and identical solutions always require the use of delay elements. However, this means a decrease in the counter frequency limit and a decrease in the reliability of the device.

Výše uvedené nedostatky odstraňuje zapojení obvodu pro automatickou reverzaci vratného čítače, který reaguje na nábšžnou hranu vstupního impulsu, podle vynálezu, jehož podstatou je, že jeho první vstup pro přívod impulsů při Sítání Irpřed je přes první invertor připojen k prvnímu vstupu prvního součinového hradla. Jeho druhý vstup pro přívod impulsů při čítání vzdi je přes druhý invertor připojen ke prvnímu vstupu druhého součinového hradla. Výstup prvního součinového hradla a výstup druhého součinového hradla jsou připojeny ke dvšma vstupům prvního logického obvodu pro vytvoření negovaného logického součtu a výstup tohoto logického obvodu je připojen k prvnímu výstupu zapojení při čítání vpřed. První vstupy prvního součinového hradla a třetího součinového hradla jsou spojeny spolu a s prvním vstupem třetího negovaného součinového hradla. První vstupy druhého součinového hradla a čtvrtého součinového hradla jsou spojeny spolu a s pivním vstupem čtvrtého negovaného součinového hradla. Druhé vstupy prvního součinovéhoThe above drawbacks eliminate the circuitry of the automatic reversing counter circuit, which responds to the leading edge of the input pulse, according to the invention, which is based on the fact that its first input for pulse input at Irpred is connected to the first input of the first product gate. Its second input for pulse input during air counting is connected to the first input of the second product gate via the second inverter. The output of the first product gate and the output of the second product gate are connected to the two inputs of the first logic circuit to form a negated logic sum, and the output of the logic circuit is connected to the first output of the wiring in the forward count. The first inputs of the first product gate and the third product gate are connected together and with the first input of the third negated product gate. The first inputs of the second product gate and the fourth product gate are coupled together with the beer input of the fourth negated product gate. Second inputs of the first product

200 934200 934

- 2 hradla a pátého součinového hradla jsou spojeny spolu, přes třetí invertor se druhým vetu pem třetího součinového hradla a přímo s prvním výstupem dvoustavového klopného obvodu·- 2 gates and fifth product gates are connected together, through the third inverter with the second sentence of the third product gate and directly with the first output of the two-state flip-flop ·

Druhý vstup druhého součinového hradla a první vstup pátého součinového hradla jsou spojeny spolu přes čtvrtý invertor se druhým vstupem čtvrtého součinového hradla a přímo se druhým výstupem dvoustavového klopného obvodu. Výstupy třetího součinového hradla a čtvrtého součinového hradla jsou připojeny ke <VÍB* vstupům druhého logického obvodu pro vytvoření negovaného logického součtu a výstup tohoto logického obvodu je připojen ke druhému výstupu zapojení pro čítání vzad. Výstup pátého součinového hradla jo připojen ke spolu spojeným druhým vstupům třetího negovaného součinového hradla a čtvrtého negovaného součinového hradla. Výstup třetího negovaného součinového hradla jo připojen ku prvnímu výstupu prvního negovaného součinového hradla ve dvoustavovém klopném obvodu. Výstup čtvrtého negovaného součinového hradla je připojen ke třetímu vstupu druhého negovaného součinového hradla ve dvoustavovém klopném obvodu. Druhé výstupy prvního negovaného součinového hradla a druhého negovaného součinového hradla jsou spojeny spolu a β výstupem obvodu pro indikaci nulového stavu vratného čítače. Vstup tohoto obvodu pro indikaci nulového stavu vratného čítače je připojen ke vstupu zapojení pro indikaci nulového stavu vratného čítače. Třetí vstup prvního negovaného součinového hradla je připojen k výstupu druhého negovaného součinového hradla a zároveň ke druhému výetupu dvoustavového obvodu, jehož první výstup je připojen k výetupu prvního negovaného součinového hradla a zároveň ku prvnímu vstupu druhého negovaného součinového hradla uvnitř dvoustavového klopného obvodu.The second input of the second product gate and the first input of the fifth product gate are coupled together via the fourth inverter to the second input of the fourth product gate and directly to the second output of the two-state flip-flop. The outputs of the third product gate and the fourth product gate are connected to the <VBB * inputs of the second logic circuit to produce a negated logic sum, and the output of this logic circuit is connected to the second output of the reverse counting circuit. The output of the fifth product gate is connected to the connected second inputs of the third negated product gate and the fourth negated product gate. The output of the third negated product gate is connected to the first output of the first negated product gate in the two-state flip-flop. The output of the fourth negated product gate is connected to the third input of the second negated product gate in the two-state flip-flop. The second outputs of the first negated product gate and the second negated product gate are coupled together and the β output of the return counter zero indication circuit. The input of this reset counter indication circuit is connected to the reset counter wiring input. The third input of the first negated product gate is connected to the output of the second negated product gate and at the same time to the second output of the two-state circuit, the first output of which is connected to the output of the first negated product gate.

Zapojení lze použít ve vSeoh případech, kdy jo zapotřebí zobrazit na displeji připojeném k čítači osikový počet načítaných impulsů s ohledem na znaménko. To znamená, že záporná čísla jsou zobrazena absolutní hodnotou, doplněnou znaménkem minus a tety nikoliv komplementera v číselné soustavé dotyčného čítače. Zapojení je určeno pro vratné čítače mající jednak vstup pre čítání vpřed, jednak vstup pro čítání vzad. Požadavky kladené na vlastnosti vstupních impulsů obvodu podle vynálezu nejsou přísmijSí nežli požadavky kladené na vlastnosti samotného vratného čítače.The connection can be used in all cases where it is necessary to display on the display connected to the counter the aspen count of counted pulses with respect to the sign. This means that negative numbers are represented by an absolute value, supplemented by a minus sign and aunts not a complement in the numeric system of the counter. The circuit is intended for reversing counters having both a forward count input and a reverse count input. The requirements for the input pulse characteristics of the circuit according to the invention are no more stringent than those for the counter counter itself.

Podstata předmětu vynálezu je dále objasněna pomocí výkresu, na němž je znázorněno zapojení obvodu pro automatickou reverzaci vratného čítače.BRIEF DESCRIPTION OF THE DRAWINGS The invention is further elucidated by means of a drawing in which a circuit for automatic reversing the counter is illustrated.

První vstup £ zapojení pro přívod impulsů při čítání vpřed je přes první invertor £ připojen ku prvnímu vstupu prvního součinového hradla 4, jehož výstup je připojen ku prvnímu vstupu prvního logického obvodu 2 pro vytvoření negovaného logického součtu. Druhý vstup 2 zapojení pro přívod impulsů při čítání vzad je přes druhý invertor £ připojen ku prvnímu vstupu druhého součinového hradla £, jehož výstup je připojen ke druhému vstupu prvního logického obvodu £ pre vytvoření negovaného loglokého součtu. Výstup obvodu Sl· jo zároveň prvním výstupem 21 zapojení při čítání vpřed. První vstupy prvního součinového hradla £ a třetího součinového hradla 8 jsou spojeny spolu a β prvním vstupem třetího negovaného součinového hradla ££. První vstupy druhého součinového hradla £ aThe first wiring input 6 for forward counting is connected via a first inverter 4 to the first input of the first product gate 4, the output of which is connected to the first input of the first logic circuit 2 to form a negated logic sum. The second wiring input 2 for reverse pulse counting is connected via a second inverter 8 to a first input of a second product gate 6, the output of which is connected to a second input of the first logic circuit 6 to form a negated loglock sum. Simultaneously, the output of the circuit S1 is the first output 21 of the circuit for forward counting. The first inputs of the first product gate £ and the third product gate 8 are coupled together and β by the first input of the third negated product gate £. The first inputs of the second product gate £ a

- 3 200 934 čtvrtého součinového hradla J jeou spojeny spolu a s prvním vstupem čtvrtého negovaného součinového hradla 12. Druhé vstupy prvního součinového hradla £ a pátého součinového hradla 15 jsou spojeny spolu přes třetí iavertor 16 se druhým vstupem třetího součinového hradla 8, a přímo a prvním výstupem dvoustavového klopného obvodu 18. Druhý vstup druhého součinového hradla £ a první vstup pátého součinového hradla 15 jsou spojeny spolu, přes čtvrtý iavertor 17 se druhým vstupem čtvrtého součinového hradla J a přímo se druhým výstupem dvoustavového klopného obvodu 18. Výstupy třetího součinového hradla 8 a čtvrtého součinového hradla J jsou připojeny ke dvěma vstupům druhého logického obvodu 10 pro vytvoření negovaného logického součtu a výstup tohoto logického obvodu 10 je připojen ke druhému výstupu 22 zapojení při čítání vzad. Výstup pátého součinového hradla 15 je připojen ke spolu spojeným druhým vstupům třetího negovaného součinového hradla 11 a čtvrtého negovaného součinového hradla 12. Výstup třetího negovaného součinového hradla 11 je připojen ku prvnímu vstupu pivního negovaného součinového hradla ve dvoustavovém klopném obvodu 18. Výstup čtvrtého negovaného součinového hradla 12 je připojen ke třetímu vstupu druhého negovaného součinového hradla 14 ve dvoustavovém klopném obvodu 18. Druhé vstupy prvního negovaného součinového hradla 13 a druhého negovaného součinového hradla 14 jsou spojeny spolu a s výstupem obvodu 19 pro indikaci nulového stavu vratného čítače. Vstup obvodu 19 je připojen ke vstupu 20 pro indikaci nulového stavu vratného čítače· Třetí vstup prvního negovaného součinového hradla 13 je připojen k výstupu druhého negovaného součinového hradla 14 a zároveň ke druhému výstupu dvoustavového obvodu 18. jehož první výstup je připojen k výstupu prvního negovaného součinového hradla 13 a zároveň ku prvnímu vstupu druhého negovaného součinového hradla 14 uvnitř dvoustavového klopného obvodu 18»3 200 934 of the fourth product gate J are connected together and with the first input of the fourth negated product gate 12. The second inputs of the first product gate 8 and the fifth product gate 15 are connected together via a third iavertor 16 to the second input of the third product gate 8 and directly and first the second input of the second product gate 8 and the first input of the fifth product gate 15 are connected together, via the fourth iavertor 17 to the second input of the fourth product gate J and directly to the second output of the two-state flip-flop 18. the fourth product gate J are connected to the two inputs of the second logic circuit 10 to form a negated logic sum and the output of the logic circuit 10 is connected to the second reverse output circuit 22. The output of the fifth product gate 15 is connected to the interconnected second inputs of the third negated product gate 11 and the fourth negated product gate 12. The output of the third negated product gate 11 is connected to the first input of the beer negated product gate in the two-state flip-flop 18. 12 is connected to the third input of the second negated product gate 14 in the two-state flip-flop 18. The second inputs of the first negated product gate 13 and the second negated product gate 14 are coupled together with the output of the return counter counter zero circuit 19. The input of the circuit 19 is connected to the input 20 to indicate the zero state of the return counter. The third input of the first negated product gate 13 is connected to the output of the second negated product gate 14 and simultaneously to the second output of the two-state circuit 18. gate 13 and at the same time to the first entrance of the second negated product gate 14 within the two-state flip-flop 18 »

Činnost zapojení obvodu podle vynálezu lze popsat následovně:The circuitry according to the invention can be described as follows:

Je-li vratný čítač, jehož dva vstupy jsou připojeny ke vstupům J.,2 zapojení, ve stavu nula, pak obvod 19 pre indikaci nulového stavu čítače má na svém výstupu logickou nulu· Vlivem toho na obou výstupech klopného obvodu 18. to znamená na výstupech negovaaýoh součinových hradel JJ, 14. jsou logické jedničky, takže na výstupech obou inverterů 16. 17 jsou logické nuly, které blokují třetí součinové hradle 8 a čtvrté součinové hradlo J na jejich vstupech· Na druhém výstupu 22 při čítání vzad je bvale klidový signál, tj. logická jednička. Tato úroveň jo zároveň na druhém vstupu pro Čítání vzad vratného čítače, jehož oba vstupy jsou připojeny k výstupům 21. 22 zapojení a jehož negované výstupy vieoh stupňů jsou připojeny ke vstupu 20 zapojení. - Obě součinová hradla £, £ ve stupních kanálech jeou naopak trvale otevřena, právě tak jako obě negovaná,třetí a čtvrté, součinová hradla JJ, 12. na jojiohž druhé vstupy jo přiváděna úroveň logické jedničky z výstupu pátého součinového hradla 15.If the return counter, whose two inputs are connected to the wiring inputs J, 2, is in the zero state, then the counter zero indication circuit 19 has a logic zero at its output. the outputs of the negative product gates J, 14 are logical ones, so the outputs of both inverters 16, 17 are logic zeros that block the third product gates 8 and the fourth product gates J at their inputs. , that is, logical number one. This level is at the same time on the second reverse counter counting input, both inputs of which are connected to the wiring outputs 21. 22 and whose negated outputs in many degrees are connected to the wiring input 20. On the contrary, both product gates £, ve in degrees channels are permanently open, as well as the two negated, third and fourth, product gates J, 12, on the other inputs the level of logic 1 is output from the output of the fifth product gates 15.

Při příchodu impulsu na první vstup J. zapojení, který je záporný vlivem toho, že klidový stav odpovídá logické jedničoe, je na vstupy součinových hradel £ a JJ, přivedena úroveň logické jedničky, která způsobí jednak změnu logické úrovně z logické jedničZOO 934When the pulse arrives at the first wiring input J, which is negative due to the idle state corresponding to the logic one, the logic 1 level is applied to the inputs of the product gates 8 and JJ, which causes both the logic level to change from logic one.

- 4 “ ky na logickou nulu na výstupu negovaného, součinového hradla 11. jednak změnu klidové úrovně logické jedničky na prvním výstupu 21 na úroveň logioké nuly, čímž se v čítači přičte jednička· Tím je změněn výstupní signál obvodu 19 na logickou jedničku, takže záporný impuls na výstupu třetího negovaného součinového hradla 11 a klidová úroveň logická jedničky na druhém vstupu 2 pro čítání vzad a tedy taká na výstupu čtvrtého negovaného součinového hradla 12 způsobí změnu logická úrovně na výstupu druhého negovaného součinového hradla 14 ve dvoustavovém klopném obvodu 18. tj. změnu logické jedničky na aulu, což má za následek jednak uzavření třetího negovaného součinového hradla 11 a čtvrtého negovaného součinového hradla 12 nulovou logickou úrovní na výstupu pátého součinového hradla 15. vlivem čehož je stav dvoustavového klopného obvodu 18 fixován až do té doby, kdy vratný čítač opět nabude stavu nula, jednak otevření signálové cesty mezi druhým vstupem 2 a druhým výstupem 22 zapojení prostřednictvím čtvrtého součinového hradla £ a uzavření signálové cesty mezi druhým vstupem 2 a prvním výstupem 21 vlivem úrovně logioké nuly na ovládacím vstupu druhého součinového hradla 6., Tím jsou spolu vzájemně propojeny odpovídající si výstupy zapojení, respektive vstupy vratného čítače a vstupy zapojení podle vynálezu.- 4 “to logic zero at the output of the negated, product gate 11. on the other hand, change the idle level of the logical one on the first output 21 to the logic zero level, adding 1 in the counter. the pulse at the output of the third negated product gate 11 and the idle level of the logical one at the second reverse counting input 2 and thus also at the output of the fourth negated product gate 12 will change the logical level at the output of the second negated product gate 14 in the two-state flip-flop. logic ones on the aula, which results in the closing of the third negated product gate 11 and the fourth negated product gate 12 with a zero logic level at the output of the fifth product gate 15. as a result of which the state of the double-state flip-flop 18 is fixed. again, the signal becomes zero, on the other hand, opening the signal path between the second input 2 and the second wiring output 22 by means of the fourth product gate 6 and closing the signal path between the second input 2 and the first output 21 due to the logic zero level on the control input of the second product gate 6. the corresponding wiring outputs or the counter inputs and wiring inputs according to the invention are interconnected.

Jestliže v případě, kdy je vratný čítač ve stavu nula, přijde impuls pro čítání vzad, tj. když na druhém vstupu 2 je úroveň logické nuly, potom dojde analogicky, jako již popsáno, k uzavření prvního součinového hradla £ a čtvrtého součinového hradla £. Druhé součinové hradlo 6 a třetí součinové hradlo 8 zůstanou otevřena. Vlivem toho je první vstup J. zapojení propojen se druhým výstupem 22 zapojení a druhý vstup 2 je propojen s prvním výstupem 21 zapojení. Signálem na výstupu prvního negovaného součinového hradla 13 nebo druhého negovaného součinového hradla 14 je zapnuta signalizace záporné hodnoty, tj. například znaménko mínus* Tento stav se může «měnit teprve tehdy, až je opět dosaženo nulového stavu vratného čítače.If, in the case where the return counter is in the zero state, the counting pulse comes back, i.e. when the second input 2 has a logic zero level, then, as described above, the first product gate £ and the fourth product gate uzavření are closed. The second product gate 6 and the third product gate 8 remain open. As a result, the first wiring input J is connected to the second wiring output 22 and the second input 2 is connected to the first wiring output 21. The signal at the output of the first negated product gate 13 or the second negated product gate 14 is turned on to indicate a negative value, i.e., a minus sign. This state can only be changed when the return counter is zero again.

Claims

SUBJECT OF THE INVENTION

Circuit for automatic reversing counter, which reacts to the rising edge of the input pulse, which can be used in all cases where it is necessary to display on the display connected to the counter the total number of counted pulses and considering the sign intended for reversible counters having a counting input forward and reverse counting input, characterized in that its first input (1) for pulse counting in forward counting is connected via the first inverter (3) to the first input of the first product gate (4) and its second input (2) the counting pulses in reverse counting is connected to the first input of the second product gate (6) via the second inverter (5), the outputs of the product gate (4,6) are connected to the two inputs of the first logic circuit (7) circuit (7) is connected to the first output (21) of the circuit when counting forward, pr The first inputs of the first product gate (4) and the third product gate (8) are coupled together and the first input of the third negated product gate

200 034 (11), the first inputs of the second product gate (6) and the fourth product gate (9) are coupled together with the first input of the fourth negated product gate (12), the second inputs of the first product gate (4) and the fifth product gate (15) are connected together, via a third inverter (16), to a second input of a third product gate (8) and directly to a first output of a two-state flip-flop (18), a second input of a second product gate (6) and a first input of a fifth product gate (15) together, through the fourth inverter (17) with the second input of the fourth product gate (9) and directly with the second output of the two-state flip-flop (18), the outputs of the third product gate (8) and the fourth product gate (9) are connected to two inputs of the second logical the negated logic sum (10) and the output of the negated logic sum (10) is connected to the second output (22) of the reverse counting circuit, the output of the fifth product gate (15) is connected to the connected second inputs of the third negated product gate (11) and the fourth negated product gate (12), the output of the third negated product gate (11) is connected to the first input of the first negated product gate (13) in the two-state flip-flop (18), the output of the fourth negated product gate (12) is connected to the third input of the second negated product gate (14) in the two-state flip-flop (18) the first negated product gate (13) and the second negated product gate (14) are connected to the output and the return counter counter (19), the input of this circuit (19) being connected to the return input (20) of the return counter counter, the third input of the first negated product gate (13) is connected to the output of the second negated product gate (14) and to the second output of the two-state circuit (18), the first output of which is connected to the output of the first negated product gate (13) and (18). .