CS200625B1 - Univerzální jednotka, zejména pro binární komunikaci a řízeným procesem - Google Patents

Description

Vynález ee týká univerzální jednotky pro binární komunikaci 8 řízeným procesem.

V eoučaené době je problematika styku řidiči automatiky e procesem řeěena nej různějšími způsoby, veeměe samostatnými vstupními a výstupními bloky, jejíž struktuře je závislá ne způeobu jejich adresace, na použitém typu procesu a návazném řídicím systému. Nevýhody stávajících řeěení spočívají v komplikovanosti těchto komunikačních Jednotek, jednoúčelovosti jejich aplikací β obtížné možnosti napojeni na jiný typ řídicího systému. V neposlední řadě se u rozsáhlejších automatik uplatňuje také cenový faktor, který je určován technickým řešením těchto jednotek s ohledem na dostupnost konstrukčních prvků, ze kterých jeou sestaveny.

Uvedené nedostatky odetraňuje univerzální jednotka podle vynálezu. Oeji podstata spočívá v tom, že obsahuje množinu výstupních členů, s nimiž je individuálně propojena množina zesilovacích členů a e nimi propojenou množinu vstupních členů. Dále obsahuje negnjici člen, výstupový adresový člen, vetupni adresový člen, adresový člen a konečně komunikační člen. Každý výstupní člen obsahuje vnějěi vetup pro přivedeni logické informace z nadřazeného procesoru a každý vetupni člen obsahuje vnějěí výstup pro zavedeni informace do nadřazeného procesoru. Negsčnl člen je opatřen vnějším vstupem pro impuls označující připojeni zařízeni ne ovládači napětí. Výstupový adresový člen je opatřen vnějším vstupem pro Signál určujíc! vysílací režim jednotky a impulsním vnějším vstupem pro aktivační kanálo200 625

200 625 vý tmpule. Vstupní adresový Clen je opatřen vnějším vetupen pro signál určující přijímači režim jednotky, adresový Clen obsahuje vnější adresová vetupy pro kombinaci signálů zadávajících adresu jednotky a vnějěi negaCní adresová vetupy pro negovaná signály určující adresy jednotky. Komunikační člen obsahuje vnějěi vetup pro napájecí napětí a vnější výstup pro nulový potenciál a dále komunikační vetupy pro přivedeni informací z řízeného procesu. Všechny první vetupy výstupních členů jsou propojeny jednak vzájeanů a jednak e výstupem výstupního adresového členu. VSechny druhá vetupy výstupních členů jeou propojeny vzájemně a taká a výetupem negačnlho členu. Výetup každého výstupního členu je pro pojen vždy e prvým vstupem zesilovacího členu, jejich druhá vetupy Jeou všechny paralelně propojeny e připojeny na výetup komunikačního členu. Výetup každého zesilovacího členu je propojen vždy e prvým vstupem vstupního členu a příslušným komunikačním výstupem komunikačního členu. Oeho vstup je propojen ee všemi výstupy vstupního členu, Druhá vstupy vstupních členů jeou připojeny na výetup vstupního adresového členu. Všechny adreeovš výstupy adresového členu jeou propojeny jednotlivě s indexově odpovídajícími adresovými vetupy výstupního adresového členu a vetupy vstupního adresového členu.

Univerzální Jednotka podle vynálezu umožňuje binární komunikaci řídicího procesoru β ovládaným technologickým procesem, respektive zařízením, zejména přijímáni a vyelláni jednotlivých ovládacích eignélů 8 implikaci jejich technologická edreey. Tlm, že jeou signály vysílány e přijímány ze shodných evorek, umožňuje tato univerzální Jednotka některá signály programově simulovat, případně u řídicích automatik modelovat technologická proceey nebo testovat logickou strukturu automatik.

Na přiloženém výkreae je schematicky znéhorněn přiklad provedeni univerzální jednotky podle vynálezu.

Univerzální Jednotka obsahuje n výstupních článků Al až An. zesilovacích členů Bl až Bn a vstupních členů Cl až Cn, kde n udává počet bitů řídicího slova procesoru, ke kterému je jednotka připojena. Dála obsahuje negačni člen D, výstupový adresový člen £, vstupní adresový člen F, adresový člen G a komunikační člen H* Každý výstupní člen Al až An obsahuje vnějěi vstup 1A1 až lAn, kterým je přivedena logická informace z procesoru a každý vstupní člen Cl až Cn obsahuje vnější výetup 4C1 až 4Cn. kterým je zavedena informace z vnějšího zařízeni do procesoru. Ne procesor je jednotka připojena delšími vnějšími vetupy, kdy vnějším vstupem ID je přiveden impuls po připojeni zařízeni na ovládači napětí. Impulsním vnějším vetupem 2E Je přiveden aktivační kanálový impuls, vnějším vstupem IE Je určován vysílací režim jednotky a vnějším vetupem 1F je určován přijímači režim jednotky. Vnějšími adresovými vetupy IG až kG Je přiváděna kombinace signálů, která zadávají adresu jednotky a vnějšími negačnlmi adresovými vetupy IG až kG jeou přiváděny negovaná signály pro určeni adresy jednotky, kde k udává počet bitů adresová čáeti komunikační instrukce procesoru. Na řidiči proces je jednotka připojena pomoci vnějšího vetupu aH. kterým je přivedeno napáječi napětí pro výstupní prvky výstupních zesilovacích členů Bl až Bn a dále pomoci vnějšího vetupu bH, kterým Je přiváděn nulový potenciál. Vlastni Informace z řízená technologie jeou přiváděny pomoci vnějších komunikačních

200 625 vstupů 1H až nH kde n je počet bitů řídicího slova procesoru. Jednotlivé členy jednotky jsou propojeny následovně: vždy první vstupy 2A1 až 2An výstupních členů Al až An jeou propojeny jednak vzájemně a jednak a výstupem 3E výstupního adresového členu E. Všechny druhé vetupy 3A1 ež 3An výstupních členů Al až An jeou propojeny vzájemně a také e výstupem 2D negačnlho členu D. Výetup 4A1 až 4An každého výstupního členu Al až An je propojen vždy s prvním vetupem 1B1 až lBn zesilovacího výstupního členu Bl ež Bn. Jejich druhé vetupy 3B1 ež 3Bn jsou vždy paralelně propojeny a nevic připojeny na výetup aH komunikačního členu H. Výetup 2B1 až 2Bn každého výetupnlho zesilovacího členu Bl ež Bn je propojen vždy e prvním vstupem 1C1 až lCn vstupního členu Cl až Cn a s příslušným komunikačním výetupem 1H až nH komunikačního členu H. Jeho vstup bH je propojen ee věemi výstupy 2C1 až 2Cn vstupního členu Cl až Cn. Druhé vetupy 3C1 až 3Cn vstupního členu Cl až Cn jeou všechny připojeny na výetup 2F vstupního adresového členu F. Dále jsou všechny první ež k-té adresové výstupy lGv až KGv adresového členu G připojeny vždy na první až k-tý adresový vstup lEv až KEv výstupního adresového členu E a na první až k-tý vetup 1 Fv až kFv vstupního adresového členu F.

Činnost jednotlivých členů je popsána logickými značkami. Na výetupu 4A1 výstupního členu Al ee objeví signál tehdy, když je neaktivován jeho paměťový prvek a k jeho aktivaci dojde tehdy, když je přítomen signál na vstupech 1A1, 2A1, 3A1 současně. K jeho mazáni dojde tehdy, když je přítomen aignál na vstupech 2A1, 3A1 a současně není signál na vstupu 1A1, nebo tehdy,.když.není signál na vstupu 3A1. Na výstupu 2B1 výstupního zesilovacího členu Bl ββ objeví aignál tehdy, když je přítomen aignál na obou jeho vstupech 1B1,

3B1. Na vnějším výstupu 4C1 vstupního členu Cl ae objeví signál tehdy, když je přítomen signál na obou vstupech 1C1, 3C1 a výetup 2C1 je uzeměn. Ne výstupu 20 negačnlho členu D je aignál tehdy, když není přítomen aignál na jeho vnějším vstupu ID. Na výetupu 3E výstupního adresového Členu E je signál tehdy, když jaou přítomny signály na všech jeho vstupech ΙΕ, 2E, lEv až kEv a na výetupu 2F vstupního adreaového členu £ je signál tehdy, když je přítomen signál na všech jeho vstupech lFv až kFv, 1F. Adresový član G obsahuje jc adresových mechanických spínačů pro adresaci jednotky a stejný počet mechanických spínačů pro nastaveni negovaná adresy, která jsou vzájemně na výstupech spojeny. Komunikační člen H je realizován konektorovým spojem, případně svorkovnici. Tímto členem je jednotka připojena na řidiči proces.

Jednotka pracuje ve vysílacím, nebo přijímacím režimu, při zapnuti ovládacího napětí je výchozí etav nastaven pomoci impulsu na vnějěim vatupu ID, kterým jsou deaktivovány paměťová prvky výstupních členů Al až An, čimž jaou všechny kontakty ve výstupních zesilovacích členech Bl až Bn nestaveny v zapnutá poloze. Každá jednotka má možnoet nastaveni adresy pomoci adresového členu G. Jednotka ve vysílacím režimu pracuje tak, že při správné kombinaci signálů na adresových vstupech 1G až kG a negačnlch adresových vstupech 1G ež kG, to je tehdy, když signály odpovídají nastaveni adresových spínačů v adresovém členu 6 a současně při přítomnosti signálů na vnějěim vstupu IE a impulsním vnějším vstupu 2E výstupního adresového členu £, js uvolněna možnost aktivace paměťových prvků všech

200 625 výstupních členů AI až An. Tlm jeou přečteny jednotlivé vnějěi vstupy 1A1 až lAn a podle přítomnosti signálů na těchto vstupech Jeou vyslány signály přee odpovídající komunikační kanély do řízeného procesu. V režimu přijímacím Ja nutné přítomnost signálů na vnějěim vstupu IF vstupního adresového členu F. Při eprávné adresaci jednotky je na výstupu 2F vstupního adresového členu F signál, který uvolní všechny vstupní členy Cl až.Cn a stav jednotlivých komunikačních vstupů lfi až lHn^zee přenese přes vnějěi výstupy 4C1 až 4Cn do řídicího procesoru.

Tato univerzální jednotka je určena zejména pro možnost binární komunikace řídicího procesoru s ovládaným zařízením, pro přijímáni a vysíláni jednotlivých ovládacích signálů e indikaci jejich technologická adresy. Tim, že jeou signály vysílány a přijímány ze shodných svorek, může mít tato Jednotka uplatněni všude tam, kde je nutno některé signály programově simulovat, případně tam, kde je řidiči automatika uvažována pro modelováni technologických procesů nebo testováni logických struktur automatik.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Universální jednotka, zejména pro binární komunikaci s řízeným procesem, vyznačená tim, že obsahuje množinu výstupních členů (Al až An), a nimiž je individuálně propojena množina zesilovacích členů (Bl až Bn) a e nimi propojenou množinu vstupních členů (Cl až Cn), dále pak negující člen (D), výstupový adresový člen (E), vstupní adresový člen (F), adresový člen (G) a konečně komunikační ,člen (H), přičemž každý výstupní člen (Al až An) obsahuje vnějěi vatup (1A1 až lAn) pro přivedeni logické informace z nadřazeného procesoru a každý vstupní člen (Cl až Cn) obsahuje vnějěi výstup (4Cl až 4Cn) pro zavedeni informace do nadřazeného procesoru, negečnl člen (O) je opatřen vnějěim vetupem (10) pro impule označujíc! připojanl nařízeni na ovládací napětí, výstupový adresový člen (E) je opatřen vnějěim vetupem (IE) pro signál určující vysilači režim Jednotky a impulznlm vnějěim vetupem (2E) pro aktivační kanálový Impuls, vstupní adresový člen (F) je opatřen vnějěim vetupem (lF) pro signál určující přijímací režim jednotky, adresový člen (G) obsahuje vnějěi adresové vstupy (1G až kG) pro kombinaci eignálů zadávajících adreeu jednotky e vnějěi negačnl adresové vstupy (lG'až kGj pro negované signály určující adresy Jednotky, komunikační člen (H) obsahuje vnějěi vatup (ahj P^r0 napájecí napětí a vnějěi výstup (bH) pro nulový potenciál a dála komunikační vstupy (lH'až nHj pro přivedeni informaci z řízené technologie, přičemž dála všechny prvni vstupy (2A1 až 2An) výstupních členů (Al až An) jaou propojeny jednak vzájemně a jednak e výstupem (3E) výstupního adresového členu (E), věechny druhé vetupy (3A1 až 3An) výstupních členů (Al až An) jaou propojeny vzájemně a také a výstupem (20) negačnlho členu (O), výatup (4A1 až 4An) každého výstupního členu (Al až An) je propojen vždy a prvým vstupem (1B1 až lBn) zesilovacích členů (Bl až ^B)· jejichž druhé vetupy (3B1 až 3Bn) Jaou věechny paralelně propojeny a připojeny na výstup (aH) komunikačního členu (H), výstup (2B1 až 2Bn) každého zesilovacího členu (Bl až Bn) je propojen vždy a prvým vstupem (lcl až lCn) vstupního členu (Cl až Cn) β přleluě200 625 ným komunikačním výstupem (1H až nH) komunikačního členu (H), jeho vetup (bH) je propojen ee věemi výstupy (2C1 až 2Cn) vstupního členu (Cl až Cn), druhé vstupy výstupních členů (Cl až Cn) jsou připojeny ne výetup (2F) vstupního adresového členu (F), přičemž všechny adresové výstupy (lGv až kGv) adresového členu (G) jsou propojeny jednotlivě jednak s indexově odpovídajícími adresovými vstupy (lEv až kEv) výstupního adresového členu (E) a jednak se vstupy (lFv až kFv) vstupního adresového členu (F).