CS200095B1

CS200095B1 - Method of contacts manufacture for circuit elements of bipolar integrated circuits systems in the solid phase

Info

Publication number: CS200095B1
Application number: CS721278A
Authority: CS
Inventors: Jaromir Valicek; Josef Michut
Original assignee: Jaromir Valicek; Josef Michut
Priority date: 1978-11-06
Filing date: 1978-11-06
Publication date: 1980-08-29

Description

Vynález ee týká způsobu výroby kontaktů k obvodovým prvkům systémů bipolárních integrovaných obvodů v pevné fázi s neplanárníml vrstvami kysličníku křemičitého na povrohu křemíkové desky.The invention relates to a method for producing solid state contacts to circuit elements of bipolar integrated circuit systems with non-planar layers of silica on the surface of a silicon wafer.

Systémy bipolárních integrovaných obvodů v pevné fázi (IOPF), vyráběné v současné době se mimo Jiné vyznačují tím, že po vytvoření obvodových prvků je povrch kysličníku křemičitého na křemíkové desce značně nerovinný. N_apř. v oblasti báze je tlouštka vrstvy kysličníku křemičitého několikanásobně větří než v oblasti emitoru. Dále rychlosti leptání vrstev kysličníku křemičitého v jednotlivých oblastech jsou podstatně odliřné. V důsledku odlišných tlouštěk a odlišných rychlostí leptání vrstev kysličníku křemičitého v oblasti báze a emitoru dochází při fotolitografickém vytváření kontaktovacích okének k těmto oblastem k tvorbě komplikovaných anebo negativních profilů schodků ve vrstvách kysličníku křemičitého. Komplikované a zejména negativní profily schodků ve vrstvách kysličníku křemičitého Jsou potenciálním zdrojem poruch hliníkové propojovací sítě v důsledku zeslabení nebo i přerušení vodivýoh drah na těchto schodcích. V důsledku negativních profilů schodků ve vrstvách kysličníku křemičitého dochází rovněž k tvorbě dutin pod vodivými drahami.Bipolar solid-state integrated circuit (IOPF) systems currently produced are characterized, among others, by the fact that the surface of the silica on the silicon wafer is substantially non-planar after the formation of the circuit elements. For example _, in the base region, the thickness of the silica layer is several times vigorous than in the emitter region. Furthermore, the etching rates of the silica layers in the individual regions are substantially different. Due to the different thicknesses and different etch rates of the silica layers in the base and emitter regions, these regions form complicated or negative deficit profiles in the silica layers when photolithographic contact windows are formed. Complicated and in particular negative deficit profiles in silica layers are a potential source of failure of the aluminum interconnection network due to the weakening or even interruption of the conductive paths on these deficits. Due to the negative profile of the deficits in the silica layers, cavities are also formed below the conductive tracks.

Tyto dutiny Jaou zdrojem dalších poruch, která způsobuji zbytky elektrolytů použitých během výrobního procesu.These cavities are a source of other disturbances that cause electrolyte residues used during the manufacturing process.

200 095200 095

200 09S200 09S

Uvedené nevýhody odstraňuje způsob výroby kontaktů k obvodovým prvkům systémů bipolárních Integrovaných obvodů v. pevné fázi s neplanárními vrstvami kysličníku křemičitého na povrchu křemíkové desky podle vynálezu v podstatě tím, že neplanární vrstvy kysličníku křemičitého se odleptají a na obnažený povrch křemíkové desky ae chemicky z plynné fáze de ponuje planární vrstva fosforsilikátového skla s obsahem do 8 % molárních kysličníku foéfo řečného, která se vyžíhé při teplotě do 100 °C, načež se^ftaskovení a vyleptání kontaktovacích okének deponuje netolická vrstva kontaktů a propojovací sítě.These disadvantages are overcome by the method of making contacts to the circuit elements of solid state bipolar integrated circuit systems with non-planar layers of silicon dioxide on the silicon wafer surface of the invention essentially by the non-planar silica layers being etched off and exposed to the silicon wafer surface and chemically from the gas phase. The planar layer of phosphorosilicate glass containing up to 8 mol% of phospho oxide, which is annealed at a temperature of up to 100 ° C, is then exposed to phasing and etching of the contact windows by depositing a non-topical layer of contacts and interconnection network.

Chemicky deponovaná a v suchém kyslíku vyžíhaná vrstva fosforsilikátového skla má dobrou elektrickou pevnost, pasiveční vlastnosti a stabilitu rozhraní aklo-křemík. Dalěi jeji předností je velmi malý gradient koncentrace kysličníku fosforečného ve směru kolmém na rovinu křemíkové deaky ve arovnání a termicky vytvořeným foaforsilikátovým sklem. Využitím vynálezu je možno dosáhnout optimálních podmínek pro vytvoření spolehlivé hliníkové propojovací sítě k obvodovým prvkům integrovaných obvodů v pevné fázi, která podstatně působí na zvýšení životnosti a dlouhodobé spolehlivosti Zejména výkonových integrovaných obvodů v pevné fázi.The chemically deposited and dry-annealed phosphorus silicate glass layer has good electrical strength, passivation properties and stability of the acrylo-silicon interface. Another advantage is a very small gradient of phosphorus pentoxide concentration in a direction perpendicular to the plane of the silicon flock in the alignment and thermally formed phaforsilicate glass. By utilizing the invention, it is possible to achieve optimum conditions for establishing a reliable aluminum interconnection network to the solid-state integrated circuit circuitry, which substantially acts to increase the durability and long-term reliability of, in particular, solid-state power integrated circuits.

Příklad využití vynálezu při výrobě integrovaného nízkofrekvenčního výkonového zesilovače v pevné fázi je popsán v následujícím odstavci. PNP tranzistory v tomto integrovaném obvodu jsou realizovány jako laterální transistory s poměrně přísnými nároky na proudo vý zesilovací činitel a závěrné napětí, jmenovitě závěrné napětí kolektor-emitor. ^rroudový zesilovací činitel laterálních transistorů je výrazně ovlivňován kvalitou rozhraní křemík-kysličník''křemičitý a povrchu systému.An example of the use of the invention in the production of an integrated solid-state low-frequency power amplifier is described in the following paragraph. The PNP transistors in this integrated circuit are implemented as lateral transistors with relatively stringent current amplifier and reverse voltage requirements, namely collector-emitter reverse voltage. ^The current amplification factor of the lateral transistors is strongly influenced by the quality of the silicon-oxide interface and the surface of the system.

Neplanární vrstvy kysličníku křemičitého, vytvořené na povrohu křemíkové desky se systémy integrovaných obvodů v pevné fázi během výrobního procesu, se pdleptají v pufrované kyselině fluorovodíkové, Poté se křemíková deska důkladně omyje. Potomse provede depozice vrstvy kysličníku křemičitého oxidací silanu a fosfinu kyslíkem při teplotě 400 °C. Tloušlka vrstvy..kysličníku křemičitého je asi 0,5/um a obsah kysličníku fosforečného 5 % molárních. Křemíková deska s deponovanou vrstvou kysličníku křemičitého se vyžíhá v suchém kyslíku při teplotě 900 °C po dobu 20 minut. Tím dojde ke tvorbě fosforsilikátového skla požadovaných vlastností. Po maskování a leptání se běžným způsobem vytvoří hliníkové kontakty a propojovací sil. Takto vyrobené integrované nízkofrekvenční výkonové zesilovače v pevné fázi vykazují prakticky nezměněné parametry po 5 000 hod. provozu.The non-planar layers of silica formed on the surface of the silicon wafer with solid-state integrated circuit systems during the manufacturing process are etched in buffered hydrofluoric acid. The silicon wafer is then thoroughly washed. The silica layer is then deposited by oxidizing the silane and phosphine with oxygen at 400 ° C. The thickness of the silica layer is about 0.5 µm and the phosphorus pentoxide content is 5 mol%. The silicon wafer with the deposited silica layer was annealed in dry oxygen at 900 ° C for 20 minutes. This results in the formation of phosphorosilicate glass of the desired properties. After masking and etching, aluminum contacts and connecting forces are formed in a conventional manner. The solid-state integrated low-frequency power amplifiers thus produced exhibit practically unchanged parameters after 5,000 hours of operation.

Lpůsob výroby kontaktů k obvodovým prvkům systémů bipolárních integrovaných obvodů v pevné fázi podle vynálezu je zvláště vhodný pro vytváření kontaktů složitých výkonovýoh integrovaných obvodů v pevná fázi s velkou hustotou obvodových prvků na jednotku plochy.The method of making contacts to the circuit elements of solid state bipolar integrated circuit systems according to the invention is particularly suitable for making contacts of complex solid state power integrated circuits with a high density of circuit elements per unit area.

Claims

Method for producing solid-state contacts to bipolar integrated circuit systems with non-planar layers of silicon dioxide on a silicon wafer surface, characterized in that the non-planar layers of silicon dioxide are etched off and a planar phosphorus-silicate glass plane is deposited chemically from the gas phase. with a phosphorus pentoxide content of up to 6 mol%, which is annealed at a temperature of 1000 ° C, after which the metallic contact layer and the interconnecting network are deposited after masking and etching of the contact windows.