CS197943B1 - Method of covering the diodes with axial leads by the dielectric protective substance - Google Patents
Method of covering the diodes with axial leads by the dielectric protective substance Download PDFInfo
- Publication number
- CS197943B1 CS197943B1 CS431978A CS431978A CS197943B1 CS 197943 B1 CS197943 B1 CS 197943B1 CS 431978 A CS431978 A CS 431978A CS 431978 A CS431978 A CS 431978A CS 197943 B1 CS197943 B1 CS 197943B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- diodes
- soldered
- dielectric protective
- covering
- porous
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000001681 protective effect Effects 0.000 title claims description 9
- 239000000126 substance Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 17
- 235000008753 Papaver somniferum Nutrition 0.000 claims 2
- 240000001090 Papaver somniferum Species 0.000 claims 2
- 239000000463 material Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 206010025421 Macule Diseases 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
ČESKOSLOVENSKÁ SOCIALISTICKÁCZECHOSLOVAK SOCIALISTIC
REPUBLIKA * ( 19 )REPUBLIC * (19) \ t
POPIS VYNÁLEZUDESCRIPTION OF THE INVENTION
K AUTORSKÉMU OSVEDČENIU (61) (23) Výstavná priorita (22) Přihlášené 30 06 78 (21) PV 4319-78 197 943 (11) (Bl) (51) Int el. H 01 L 21/94TO THE COPYRIGHT CERTIFICATE (61) (23) Show Priority (22) Enrolled 30 06 78 (21) PV 4319-78 197 943 (11) (Bl) (51) Int el. H 01 L 21/94
ÚŘAD PRO VYNÁLEZYOFFICE OFFICE
A OBJEVY (40) Zverejnené 31 08 79(45) Vydané 01 6 82AND DISCOVERIES (40) Published 31 08 79 (45) Published 01 6 82
Autor vynálezu ŠVORC DUŠAN mg.The inventor of ŠVORC DUŠAN mg.
BARTOVIC VLADIMÍR ing., PIEŠŤANY (54) Sposob pokrývania diod s axiálnymi prívodmi dielektrickou ochrannou hmotou 1BARTOVIC VLADIMÍR ing., PIEŠŤANY (54) Method of covering diodes with dielectric protective material axial inlets 1
Vynález sa týká sposobu pokrývania diod s axiálnymi prívodmi dielektrickou ochrannouhmotou, vhodný najma pre diody s naspéjkovaným stípcom polovodičových systémov.BACKGROUND OF THE INVENTION The present invention relates to a method for covering diodes with dielectric shielding axial inlets, particularly suitable for diodes with a semiconductor array.
Doterajší stav techniky prevádzania tejto technologickéj operácie je: naspájkovanéVN stípce (rozměr 0,7 x 0,7 predstavujú 24 až 26 systémov v sérii s axiálhe prispájkova-nými prívodmi i 0,6) sa pokrývájú viskóznou dielektrickou ochrannou hmotou ručně po jed-nom kuse tak, Že naspájkovaný VN štipec systémov s prispájkovanými axiálnymi prívodmi saručně pootáča po gumovéj podložke, na ktorej je nanesená vrstva viskóznej dielektrickejochrannéj hmoty.The state of the art for the operation of this technological operation is: soldered HV columns (0.7 to 0.7 dimensions represent 24 to 26 systems in series with axial solder inlets of 0.6) are coated with a viscous dielectric protective material by hand in one piece so that the soldered HV chip of systems with soldered axial inlets is rotatably rotated on a rubber mat on which a viscous dielectric protective layer is applied.
Tento sposob nanéšania dielektrickej ochrannéj hmoty je náročný na manuélnu zručnost,namáhavý na zrak, produktivita práce je nízká, zvýšená nepodarkovitost zapříčiněná odla-movaním axiálnych prívodov pri ručnom otáčení za přívody.This method of applying a dielectric protective material is labor intensive, labor-intensive, labor-intensive, low incremental failure due to the axial inlet deflection by manual rotation of the inlets.
Tieto nevýhody odstraňuje sposob pokrývania stípea polovodičových systémov s pri-spájkovanými axiálnymi prívodmi pódia vynálezu.These drawbacks are obviated by the method of covering the column of semiconductor systems with soldered axial inlets of the invention.
Podstata tohto sposobu spočívá v tom, že štipec naspájkovaných polovodičových systé-mov je stlačený medzi dvoma makkými pórovitými poduškami presiaknutými viskóznou dielek-trickou ochrannou hmotou. Posunutím hornej makkej pórovitej podušky voči nepohyblivej 197 $43 2 197 943 spodněj makkej pórovitej poduške nastane odvalenie stípca polovodičových systémov, čím savytvoří na štipci naspájkovaných systémov rovnoměrná vrstva dielektrickej oehrannej hmoty Výhody podlá vynálezu sú vo vyššej produktivitě práce pri zhromadnení tejto techno-logické j operácie, v znížení nepodarkovitosti v dosledku toho, Se odvalovanie naspájkova-ného stípca polovodičových systémev pri nanááaní viskóznej dielektrickej ochrannéj hmotyje vyvedené otáčením stípca naspájkovaných polovodičových systémov pomocou makkých póro-vitých podušiek, ktoré sa dotýkajú len stípca naspájkovaných polovodičových systémov.ZníSi sa námaha zraku pri tejto technologickéj operácii. Příklad sposobu podía vynálezu je znázorněný na priloženom výkrese, ktorý představu-je jednotlivé fázy pokrývania stípca naspájkovaných polovodičových systémov viskóznoudielektrickou ochrannou hmotou.The essence of this method is that the pin of soldered semiconductor systems is compressed between two macular porous pads leaked with a viscous dielectric protective material. By shifting the upper macular porous cushion to the stationary 197 $ 43 2 197 943 of the lower macular porous cushion, a column of semiconductor systems rolled away, creating a uniform dielectric layer on the pinch of the bonded systems. The advantages of the invention are in higher labor productivity when assembling this technological operation. in reducing the lack of ductility as a result of rolling the bonded column of semiconductor systems when applying a viscous dielectric shielding material by rotating the brazed semiconductor system column by means of soft porous pads which only touch the column of soldered semiconductor systems. operation. An example of the method of the invention is shown in the accompanying drawing, which illustrates the individual phases of the column coating of the soldered semiconductor systems with a viscous dielectric protective material.
Na obr. 1 v prvej fáze je štipec 2 naspájkpvaných polovodičových systémov s prispáj-kovanými axiálnymi prívodmi položený na dolnej makkej pórovitej poduSke 2 presiaknutejviskóznou dielektrickou ochrannou hmotou, pričom horná mákká pórovitá poduáka 1 je oddia-lená.In Fig. 1, in the first phase, the pin 2 of the interconnected axial inlet semiconductor systems is laid on the lower porous porous pad 2 by the viscous dielectric protective material, the upper soft porous pad 1 being separated.
Na obr. 2 v druhéj fáze je horná mákká pórovitá poduáka 1 přiblížená a zatlačí šti-pec 2 naspájkovaných polovodičových systémov do homej makkej pórovitej podušky 1 a dol-nej makkej pórovitej podušky J. Přitom sa pri hranách stípca 2 naspájkovaných polovodičových systémov vytvoří viskóz'ny kliň £ dielektrickej oehrannej hmoty. Posunutím hornej makkej pórovitej podušky 1 vočidolnej makkej pórovitej poduške J presiaknutej viskóznou dielektrickou ochrannou hmotounastane odvalenie stípca 2 naspájkovaných polovodičových systémov a viskózny kliň £ vytvo·rí na štipci 2 naspájkovaných polovodičových systémech rovnoměrná vrstvu viskóznej dielek'trickej oehrannej hmoty.In Fig. 2, in the second phase, the upper dense porous paddle 1 is approached and pushes the sliver 2 of the soldered semiconductor systems into the top of the porous cushion 1 and the lower macular porous cushion J. Viscose is formed at the edges of the column 2 of the soldered semiconductor systems a dielectric wedge mass. By shifting the upper macular porous cushion 1 in the viscous porous cushion J, soaked with a viscous dielectric protective material, rolling of the column 2 of the soldered semiconductor systems and the viscous cage creates a uniform layer of viscous dielectric material on the pin 2 of the soldered semiconductor systems.
Na obr. 3 v třetej fáze po oddialení hornej makkej pórovitej podušky 1 zostane nadolnej makkej pórovitej poduške 2 ležet štipec 2, naspájkovaných polovodičových systémovs axiálně prispájkovanými prívodmi, pokrytý rovnoměrnou vrstvou viskóznej dielektrickejoehrannej hmoty.FIG. 3, in the third phase, after the upper macula porous cushion 1 has been removed, the upper macular porous cushion 2 is left with a pin 2, soldered with semiconductor systems with axially soldered inlets, covered with a uniform viscous dielectric mass.
Konkrétné prevedenie je možné realizovat tak, že jednotlivé štipce naspájkovanýchpolovodičových systémov s prispájkovanými axiálnymi prívodmi sa vložia do zásobníka, kto-rý umožňuje hoře uvedená metodu zhromadnit a takto umožnit jej efektívne využitie pře sé-riová výrobu.A particular embodiment can be realized by inserting individual staples of soldered semiconductor systems with soldered axial inlets into a reservoir that allows the above mentioned method to be collected and thus enabling its efficient use for serial production.
Možnost vy užitia tejto metody je pri sériovej výrobě VN blokov.The possibility of using this method is in serial production of HV blocks.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS431978A CS197943B1 (en) | 1978-06-30 | 1978-06-30 | Method of covering the diodes with axial leads by the dielectric protective substance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS431978A CS197943B1 (en) | 1978-06-30 | 1978-06-30 | Method of covering the diodes with axial leads by the dielectric protective substance |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS197943B1 true CS197943B1 (en) | 1980-05-30 |
Family
ID=5385657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS431978A CS197943B1 (en) | 1978-06-30 | 1978-06-30 | Method of covering the diodes with axial leads by the dielectric protective substance |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS197943B1 (en) |
-
1978
- 1978-06-30 CS CS431978A patent/CS197943B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69830944T3 (en) | Grooved pattern polishing pad for use in a chemical mechanical polishing apparatus | |
| DE60101159T2 (en) | MANUFACTURING METHOD OF A STACK OF CHIP IC CASE AT DISC LEVEL | |
| EP0325704A3 (en) | Process for the simultaneous manufacture of a plurality of semiconductor devices from a single wafer | |
| DE69020012D1 (en) | Production of an insulating layer, for example in an active matrix component. | |
| DE10352946A1 (en) | Semiconductor component with semiconductor chip and rewiring layer and method for producing the same | |
| DE3865426D1 (en) | METHOD FOR CONNECTING A CONDUCTIVE LAYER TO AN ELECTRODE STRUCTURE. | |
| CS197943B1 (en) | Method of covering the diodes with axial leads by the dielectric protective substance | |
| FR2616969B1 (en) | METHOD FOR MANUFACTURING AN ELECTROCHEMICAL ASSEMBLY COMPRISING AN ELECTRODE AND AN ELECTROLYTE AND ASSEMBLY THUS PRODUCED | |
| DE102012100231B4 (en) | Semiconductor chip | |
| DK495885A (en) | DIFFUSION INSULATION LAYER FOR A MASCULAR COATING PROCESS | |
| DE69425774T2 (en) | Process for encapsulating hybrid electronic components using balls on a substrate | |
| DE10340129B4 (en) | Electronic module with plug contacts and method of making the same | |
| JPS5694753A (en) | Correction method of semiconductor ic chip mounted substrate | |
| JPS57115850A (en) | Chip carrier for semiconductor ic | |
| NL186909C (en) | METHOD FOR CONTINUOUS OPERATION WITH A COUNTERFLOW WASHING COLUMN. | |
| NO880734D0 (en) | COMPONENT-POLYURETHANE COATING MASS WHICH CAN BE APPLIED IN A THICKEN LAYER THICKNESS UP TO 2000 UM. | |
| EP1466364B1 (en) | Panel for electronic components and method for the production thereof | |
| JPH0436125Y2 (en) | ||
| RO84928A (en) | DEVICE FOR LEAVING THE PASTE IN A HIRE MANUFACTURING MACHINE | |
| SU616108A1 (en) | Method of applying metal onto external surface of bodies of revolution | |
| JPS551102A (en) | High-voltage-proof semiconductor device | |
| DD295500A5 (en) | METHOD FOR PRODUCING WIRING SUPPORT WITH WIRE | |
| DE2119436A1 (en) | Method for combining thin and thick-film circuits | |
| JPS5571045A (en) | Lead frame | |
| DE1639311C2 (en) | Method for contacting a semiconductor arrangement |