CS196885B1

CS196885B1 - Connection of the logical circuits of the tyristor frequency transducer

Info

Publication number: CS196885B1
Application number: CS865877A
Authority: CS
Inventors: Svatopluk Bohata; Vladimir Krkavec
Original assignee: Svatopluk Bohata; Vladimir Krkavec
Priority date: 1977-12-22
Filing date: 1977-12-22
Publication date: 1980-04-30

Description

Vynález se týká zapojení logických obvodů tyristorového měniče frekvence.The invention relates to the connection of the logic circuits of a thyristor frequency converter.

Logické obvody tvoří součást zapojení tyristorového měniče frekvence a jsou určeny k zajištění synchronní činnosti střídače spolu s rezonančním kmitočtem připojené zátěže, například ozonizátoru. Tyristorový obvod s vysokonapěťovým transformátorem a ozonizátorem je v podstatě spojen přes čidlo extrémního napětí střídače, zpožďovací logické obvody a vstupní logický obvod se zapalovacími obvody střídače. Druhý vstup zpožďovacích logických obvodů je ještě spojen s čidlem nulového proudu střídače. Výstupní impuls z čidla extrémního výstupního napětí střídače je vhodně fázově zpožděn, aby bylo umožněno zapálení dalšího tyristoru ze soustavy tyristorových spínacích obvodů a dosáhlo se spolehlivého kmitání střídače se zátěží. Pro větší bezpečnost je na druhý výstup logických obvodů zaveden signál z výstupu čidla nulového proudu střídače, který v případě poruchy provozu, to je nedoběhnutí rezonančního cyklu zablokuje další z připravených logických obvodů a tím zabrání otevření dalších tyristorů. Tímto způsobem se zamezuje případnému zkratu otevřením tyristorů. Při provozu střídače, jako napáječe ozoIliSfltOrŮ vzniká v ozonizátoru při každé půlperiodě střídavého napětí výboj, který nemusí vždy naprosto pravidelně probíhat, neboť jej ovlivňují poměry v ozonizátoru jako tlak, vlhkost vzduchu, velikost jeho průtoku atd. Při nepravidelném hoření výboje vzniká také nepravidelný průběh napětí a čidlo extrémního napětí může způsobit falešný nebo posunutý řídicí impuls, který má za následek nepravidelný chod střídače. ;The logic circuits form part of the wiring of the thyristor frequency converter and are intended to ensure synchronous operation of the inverter together with the resonant frequency of the connected load, such as an ozonator. The thyristor circuit with the high voltage transformer and the ozonator is essentially connected via the inverter's extreme voltage sensor, the delay logic circuits, and the input logic circuit to the ignition circuits of the inverter. The second input of the delay logic circuits is still connected to the inverter's neutral current sensor. The output pulse from the inverter's extreme output voltage sensor is suitably phase delayed to allow the ignition of another thyristor from the thyristor switching circuitry and to achieve reliable inverter oscillation with load. For added safety, a second output of the inverter's zero current sensor output is applied to the second output of the logic circuits, which in the event of an operating fault, i.e. failure of the resonance cycle, blocks another of the prepared logic circuits and thereby prevents further thyristors from opening. In this way, a potential short circuit is prevented by opening the thyristors. During the operation of an inverter as a power supply to the ozone generator, a discharge occurs in the ozonator at every half-period of AC voltage, which may not always occur regularly, as it is influenced by the ozonator conditions such as pressure, humidity, flow rate, etc. and an extreme voltage sensor may cause a false or shifted control pulse, resulting in irregular operation of the inverter. ;

Tyto dosavadní nevýhody odstraňuje zapojení logických obvodů tyristorového měniče frekvence, jehož základní část tvoří tyristorový střídač spojený pres vysokonapěťový transformátor s ozonizátorem, jehož silové přívodní svorky jsou spojeny se synchronizační jednotkou a s čidlem nulového proudu, vstupy střídače se zapalovacím obvodem tyristorů, přičemž primární vinutí vysokonapěfového transformátoru je spojeno s čidlem extrémního napětí, podle vynálezu, jehož podstatou je, že čidlo extrémního napětí je spojeno s R—S logickým obvodem spojeným s výstupním logickým obvodem, a te prvním výstupem s prvními vstupy, prvního a třetího hradla a přes první zpožďovací obvod s druhými vstupy těchto hradel a svým druhým výstupem s prvními vstupy druhého a čtvrtého hradla a přes druhý zpožďovací obvod s druhými vstupy těchto hradel, přičemž třetí vstup prvního a druhého hradla je spojen s prvním výstu198885 pem, třetí vstup třetího a čtvrtého hradla s druhým výstupem synchronizační jednotky, zatím co čtvrté vstupy všech čtyř hradel jsou spojeny s výstupem vypínacího obvodu a jejich výstupy se vstupy zapalovacího obvodu tyrlstorů, přičemž oba druhé vstupy zpožďovacích obvodů jsou spojeny s čidlem nulového proudu.These previous drawbacks are eliminated by the connection of the logic circuits of the thyristor frequency converter, the basic part of which consists of a thyristor inverter connected via a high-voltage transformer with an ozonator, whose power supply terminals are connected to the synchronization unit and zero current sensor. is connected to an extreme voltage sensor according to the invention, the principle of which is that the extreme voltage sensor is connected to an R-S logic circuit connected to the output logic circuit, and the first output with first inputs, first and third gates and the second inputs of these gates and their second output with the first inputs of the second and fourth gates and through the second delay circuit with the second inputs of these gates, the third input of the first and second gates being connected to the first output stu198885 pem, the third input of the third and fourth gates with the second output of the sync unit, while the fourth inputs of all four gates are connected to the output of the trip circuit and their outputs to the input circuits of the thyristors, both second inputs of the delay circuits connected to the zero current sensor.

Zapojení podle vynálezu přináší především výhodu v tom, že vylučuje vliv rušivých výbojů vznikajících za provozu v ozonlzátoru a tím odstraňuje vznik nepravidelných průběhů napětí, které jsou zdrojem nežádoucích nebo posunutých impulsů, způsobující nepravidelný chod střídače.In particular, the circuitry according to the invention has the advantage that it eliminates the influence of disturbing discharges occurring during operation in the ozonator and thereby eliminates the occurrence of irregular voltage waveforms which are the source of undesired or shifted pulses causing irregular operation of the inverter.

Vynález blíže objasní přiložený výkres, na kterém je uveden příklad zapojení v blokovém a částečně detailním zapojení.BRIEF DESCRIPTION OF THE DRAWINGS The invention will be explained in more detail with the aid of the accompanying drawing, in which a wiring example in block and partially detailed wiring is shown.

Základ zapojení tvoří tyristorový obvod 12, sestávající z tyristorového střídače 21 a vysokonapěťového transformátoru 10 s ozonizátorem 22, které jsou spojeny se silovými přívodními svorkami 23. Na tyto svorky jsou dále připojeny synchronizační jednotky 9 a čidlo nulového bodu 10. Tyristory střídače 21 jsou zapalovacími elektrodami spojeny se zapalovacími obvody 11. K primárnímu vinutí vysokonapěťového transformátoru 10 jsou připojeny vstupy čidla 13 extrémního napětí střídače, jehož vstup je spojen se vstupem R-S vstupního logického obvodu 7 s jedním výstupem připojeným jednak přímo k prvním vstupům prvního a třetího čtyřvstupového hradla 1 a 3 a jednak přes první zpožďovací obvod 5 ke druhým vstupům těchto čtyřvstupových hradel 1 a 3. Druhý výstup R-S vstupního logického obvodu 7 je pak spojen rovněž jednak přímo s prvními vstupy druhého a čtvrtého hradla 2 a 4 a přes druhý zpožďovací obvod 6 s druhými vstupy těchto čtyřvstupových hradel 2 a 4. Třetí vstupy čtyřvstupových hradel 1 a 2 jsou společně připojeny k jednomu výstupu synchronizační jednotky 9, přičemž k jejímu druhému výstupu jsou připojeny třetí vstupy čtyřvstupových hradel 3 a 4. Čtvrté vstupy čtyřvstupových hradel 1, 2, 3, 4 jsou všechny navzájem propojeny s výstupem vypínacího obvodu 14 střídače. Výstupy všech čtyřvstupových hradel jsou spojeny s ovládacími vstupy zapalovacích obvodů 11 tyristorů a výstup z čidla 10 nulového proudu je spojen se společnými druhými vstupy obou zpožďovacích obvodů 5 a 6.The circuit is based on a thyristor circuit 12, consisting of a thyristor inverter 21 and a high-voltage transformer 10 with an ozonator 22, which are connected to the power supply terminals 23. In addition, the synchronization units 9 and the zero point sensor 10 are connected to these terminals. connected to the ignition circuits 11. The inputs of the extreme voltage sensor 13 of the inverter are connected to the primary winding of the high voltage transformer 10, the input of which is connected to the RS input of the input logic circuit 7 with one output connected directly to the first inputs of the first and third four-input gates 1 and 3; on the one hand through the first delay circuit 5 to the second inputs of these four-input gates 1 and 3. The second output RS of the input logic circuit 7 is then also connected directly to the first inputs of the second and fourth gates 2 and 4 and through the second delay circuit 6 with the second inputs of these 4-input gates 2 and 4. The third inputs of the 4-input gates 1 and 2 are connected together to one output of the synchronization unit 9, and the third inputs of the 4-input gates 3 and 4 are connected to its second output. 3, 4 are all interconnected with the output of the inverter trip circuit 14. The outputs of all four input gates are connected to the control inputs of the ignition circuits 11 of the thyristors and the output of the zero current sensor 10 is connected to the common second inputs of both delay circuits 5 and 6.

Zapojení pracuje za provozu takto: Signál z čidla 13 extrémního napětí střídače, jež je již ve formě Jmpulsů, je ještě tvarován R-S logickým obvodem 7, jehož dva výstupy střídavě přímo připraví k otevření vždy dvě dvojice ze čtyřvstupových hradel 1, 2, 3, 4 výstupního logického obvodu 8. První dvojici tvoří první a třetí hradlo 1 a 3 a druhou dvojici tvoří druhé a čtvrté hradlo 2 a 4. Současně jsou oba signály z R-S vstupního logického obvodu 7 zpožděny zpožďovacími logickými obvody 5 a 6. Tyto signály jsou přiváděny z těchto zpožďovacích logických obvodů 5 a 6 s příslušným časovým zpožděním několika mikrosekund, toto zpoždění je pevně zvoleno velikostí kondenzátoru ve zpožďovacích logických obvodech 5 a 6. Tyto signály jsou ještě zavedeny ke stejným hradlům 1 a 3, 2 a 4 jako souhlasné signály nezpožděné, avšak na jejich druhé vstupy přímo z R-S vstupního logického obvodu 7. Toto opatření umožňuje, že hradla 1 a 3, 2 a 4 se mohou eventuálně otevírat až teprve při vedení zpožděného impulsu, ale zavírají se hned po odeznění nezpožděného impulsu. To—se může dít ovšem ještě za předpokladu přítomnosti dalších dvou signálů na některém z následujících dvou vstupů hradel 1, 2, 3, 4. Například při přítomnosti signálu z výstupů synchronizační jednotky 9, jež dává vždy střídavě obdélníkové signály, časově souhlasné se změnou polarity střídavého napětí sítě, což znamená, že při přítomnosti kladné půlvlny napětí na tyrlstorovém obvodu 12, dává jeden výstup synchronizační jednotky 9 signál, zatímco při přítomnosti záporné půlvlny dává signál druhý výstup. Tím je dáván předpoklad, že se mohou otevírat podle polarity napětí sítě první a druhé hradlo 1 a 2 nebo třetí a čtvrté hradlo 3 a 4. Kombinací signálu z čidla 13 extrémního napětí a to přímých i zpožděných signálů se signály ze synchronizační jednotky 9 se dociluje otevření vždy pouze jednoho hradla 1, 2, 3, 4 z výstupního obvodu 8, které uvede do činností příslušný zapalovací obvod k tyristoru. Zpožďovací logické obvody 5 a 8 zajišťují větší stabilitu činnosti zapalovacího obvodu 11 střídače a tím i spolehlivost provozu. Signál čidla 10 nulového proudu střídače pak stejně jako z předchozím případě blokuje činnost zapalovacího obvodu 11 střídače, jestliže nezanikne proud tak jej po tu dobu vyřadí z činnosti.The wiring works as follows: The signal from the extreme voltage sensor 13 of the inverter, which is already in the form of Jmpulses, is still shaped by an RS logic circuit 7 whose two outputs alternately directly prepare two pairs of four input gates 1, 2, 3, 4 The first pair consists of the first and third gates 1 and 3 and the second pair consists of the second and fourth gates 2 and 4. At the same time, the two signals from the RS of the input logic circuit 7 are delayed by the delay logic circuits 5 and 6. of these delay logic circuits 5 and 6 with a corresponding time delay of a few microseconds, this delay is fixed by the capacitor size in delay logic circuits 5 and 6. These signals are still applied to the same gates 1 and 3, 2 and 4 as common delay signals, but to their second inputs directly from the RS input logic circuit 7. This op The friction allows the gates 1 and 3, 2 and 4 to be opened only when the delayed pulse is conducted, but to close immediately after the delayed pulse has subsided. However, this can be done if two more signals are present at one of the following two gate inputs 1, 2, 3, 4. For example, if a signal from the outputs of the synchronization unit 9, which always gives alternately rectangular signals, coincides with the polarity AC, which means that in the presence of a positive half-wave voltage on the thyristor circuit 12, one output of the synchronization unit 9 gives a signal, while in the presence of the negative half-wave a signal outputs the other. Thus, it is assumed that the first and second gates 1 and 2 or the third and fourth gates 3 and 4 can be opened according to the polarity of the network voltage. By combining the signal from the extreme voltage sensor 13, both direct and delayed signals with signals from the synchronization unit 9 opening only one gate 1, 2, 3, 4 at a time from the output circuit 8, which actuates the respective ignition circuit to the thyristor. The delay logic circuits 5 and 8 ensure greater stability of the operation of the inverter ignition circuit 11 and thus reliability of operation. The signal of the inverter's zero current sensor 10 then, as in the previous case, blocks the operation of the inverter's ignition circuit 11, if the current does not cease, thus disabling it.

Claims

SUBJECT OF THE INVENTION

Connection of the logic circuits of a thyristor frequency converter, the basic parts of which are a thyristor inverter connected via a high-voltage transformer to an ozonator, whose power supply terminals are connected to the synchronization unit and the neutral current sensor. extreme voltage, characterized by the fact that the extreme voltage sensor (13) is coupled to the RS logic circuit (7j) connected to the output logic circuit (8) through the first output with the first inputs of the first and third gates (1, 3) and through the first a delay circuit (5j) with second inputs of said gates (1, 3) and its second output with first inputs of second and fourth gates (2, 4) and through a second delay circuit (6) with second inputs of said gates (2, 4j), the input of the first and second gates (1, 2] is connected to a first output, and a third input of the third and fourth gates (3, 4) with the second output of the synchronization unit (9), while the fourth inputs of all the gates (1, 2, 3, 4] are connected to the trip circuit output (14) and their outputs with the inputs of the ignition circuit (11) of the thyristors, the two second inputs of the delay circuits (5, 6) being connected to the neutral current sensor (10).